[发明专利]一种氮化镓半导体器件和制造方法在审

专利信息
申请号: 202011062562.0 申请日: 2020-09-30
公开(公告)号: CN112201693A 公开(公告)日: 2021-01-08
发明(设计)人: 邱皓川;倪建兴 申请(专利权)人: 锐石创芯(深圳)科技有限公司
主分类号: H01L29/78 分类号: H01L29/78;H01L29/06;H01L21/336
代理公司: 深圳众鼎汇成知识产权代理有限公司 44566 代理人: 彭彩霞
地址: 518000 广东省深圳市福田区梅林街*** 国省代码: 广东;44
权利要求书: 查看更多 说明书: 查看更多
摘要:
搜索关键词: 一种 氮化 半导体器件 制造 方法
【权利要求书】:

1.一种氮化镓半导体器件,其特征在于,包括:

硅衬底层;

重掺杂高导电区域,所述重掺杂高导电区域为在所述硅衬底层的上表层中形成的掺杂区,所述重掺杂高导电区域包括交替间隔设置的N型掺杂区和P型掺杂区;

氮化镓层,所述氮化镓层生长在所述重掺杂高导电区域之上。

2.根据权利要求1所述的氮化镓半导体器件,其特征在于,所述N型掺杂区和相邻所述P型掺杂区之间形成耗尽层。

3.根据权利要求1所述的氮化镓半导体器件,其特征在于,形成所述N型掺杂区的杂质包括磷,形成所述P型掺杂区的杂质包括硼。

4.根据权利要求3所述的氮化镓半导体器件,其特征在于,所述杂质浓度范围为1018ion/cm3-1020ion/cm3

5.根据权利要求1-4任一项所述的氮化镓半导体器件,其特征在于,所述氮化镓层包括i-GaN层、ALGaN层、n-GaN层,所述n-GaN层的上表面设置有栅极,所述ALGaN层两端的上表面分别设置有漏极和源极,且所述漏极和所述源极贯穿所述n-GaN层。

6.一种氮化镓半导体器件的制造方法,其特征在于,包括:

在硅衬底层的上表层中形成重掺杂高导电区域,所述重掺杂高导电区域包括间隔交替设置的N型掺杂区和P型掺杂区;

在所述重掺杂高导电区域上生长氮化镓层。

7.根据权利要求6所述的制造方法,其特征在于,所述在硅衬底层的上表层中形成重掺杂高导电区域,包括:

在所述硅衬底层的上表层形成第一牺牲层,基于所述第一牺牲层对所述硅衬底层的上表层进行第一离子注入,形成所述N型掺杂区;

去除所述第一牺牲层,在所述硅衬底层的上表层形成第二牺牲层,基于所述第二述牺牲层对所述硅衬底层的上表层进行第二离子注入,形成所述P型掺杂区。

8.根据权利要求6所述的制造方法,其特征在于,所述在所述重掺杂高导电区域的上表层生长获得氮化镓层之前,所述方法还包括:

在预设温度下,对所述重掺杂高导电区域进行第一预设时长的高温退火处理。

9.根据权利要求6-8任一项所述的制造方法,其特征在于,所述在所述重掺杂高导电区域上生长氮化镓层,包括:

在所述重掺杂高导电区域的上表层生长i-GaN层;

在所述i-GaN层上生长ALGaN层;

在所述ALGaN层上生长n-GaN层。

10.根据权利要求9所述的制造方法,其特征在于,所述在所述ALGaN层上生长n-GaN层之后,所述方法还包括:

在所述n-GaN层的上表面设置栅极;

在所述ALGaN层两端的上表面分别设置漏极和源极,所述漏极和源极贯穿所述n-GaN层。

下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于锐石创芯(深圳)科技有限公司,未经锐石创芯(深圳)科技有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/pat/books/202011062562.0/1.html,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top