[发明专利]一种基于SOI的介质隔离结构制作方法及介质隔离结构

说明书

公开了一种基于SOI的介质隔离结构制作方法及介质隔离结构，制作方法包括：在SDB硅片的顶层硅的上表面作氧化预处理得到二氧化硅层，再淀积氮化硅层；在所述氮化硅层上沉积光刻胶胶膜，并采用负胶接触式曝光；对所述氮化硅层进行干法刻蚀，对所述二氧化硅层进行湿法腐蚀，再进行深槽刻蚀；去胶；在刻蚀形成的槽内侧壁上氧化生长1.7‑1.8μm厚的二氧化硅，生长环境的气压大于十个标准大气压；低压力化学气相沉积多晶硅，且所述多晶硅填满所述刻蚀形成的槽；对所述多晶硅进行表面平坦化；去除氮化硅层，再进行场氧化。本发明制作工艺复杂度低，介电隔离结构的高低压两区之间的绝缘性能良好，击穿电压达到880V以上。

技术领域

本发明涉及SOI技术领域，特别涉及一种基于SOI的介质隔离结构制作方法及介质隔离结构。

背景技术

SOI(Silicon-On-Insulator)技术作为一种全介质隔离技术，以其独特的结构有效地克服了体硅材料的不足，充分发挥了硅集成电路技术的潜力，正逐渐成为制造高速、低功耗、高集成度和高可靠超大规模集成电路的主流技术。SOI技术采取全介质隔离，彻底消除了CMOS(Complementary Metal Oxide Semiconductor，互补金属氧化物半导体)器件的寄生闩锁效应，减少单粒子翻转界面，具有极好的抗单粒子和瞬时辐照能力，使得SOI芯片能在最恶劣的宇宙射线环境下工作，在空间科学中得到广泛应用。然而，总剂量电离损伤在氧化层中产生的电荷俘获和界面态，会引起隔离氧化层附近的硅衬底反型，并在一定的源漏偏压下形成寄生管漏电。

另外，现有技术中有对介质隔离区的结构或材质作一定的改进，抑制寄生沟道的开启。但是，无论是哪种方法，一定程度上增加了工艺复杂度，使得晶体管器件的制造成本增加。然而，对于厚硅膜的SOI工艺，器件之间的全介质隔离工艺难度大、复杂度高，浅槽隔离技术无法满足电路要求。

现有技术中缺少一种基于厚硅膜的SOI工艺的介质隔离结构的制作工艺。

发明内容

为了克服现有技术存在的不足，本发明提供一种基于SOI的介质隔离结构制作方法及介质隔离结构，具体技术方案如下：

一方面，公开了一种基于SOI的介质隔离结构制作方法，使在硅膜厚度为20μm的SOI上实现介电隔离结构的击穿电压大于880V，所述方法包括以下步骤：

S1、在SDB硅片的顶层硅的上表面作氧化预处理，使形成50-55nm的二氧化硅层，所述SDB硅片采用SOI材料；

S2、在所述二氧化硅层上淀积55-60nm的氮化硅层；

S3、在所述氮化硅层上沉积光刻胶胶膜，并采用负胶接触式曝光，所述胶膜的厚度大于1μm；

S4、对所述氮化硅层进行干法刻蚀，对所述二氧化硅层进行湿法腐蚀，再进行深槽刻蚀，形成宽度大于5μm且小于6.2μm的槽；

S5、去除剩余的光刻胶；

S6、在步骤S4中刻蚀形成的槽内侧壁上氧化生长二氧化硅，生长环境的气压大于十个标准大气压，且所述二氧化硅的生长厚度范围为1.7-1.8μm；

S7、在步骤S6形成的半成品结构表层低压力化学气相沉积多晶硅，所述多晶硅的沉积厚度大于3μm，且所述多晶硅填满所述刻蚀形成的槽；

S8、对所述多晶硅进行表面平坦化；

S9、去除氮化硅层，再进行场氧化，形成场氧化层。

进一步地，所述SDB硅片由上至下包括顶层硅、埋氧层和衬底，步骤S4中得到的槽刻至所述埋氧层。

进一步地，在步骤S1之前，制作SDB硅片，其顶层硅的厚度为20μm，所述埋氧层的厚度范围为5-6μm。

优选地，步骤S8中采用CMP工艺对所述多晶硅进行表面平坦化。