[发明专利]缓冲电路、接收器电路和半导体设备

权利要求书

1.一种缓冲电路，该缓冲电路包括：

第一逻辑门，该第一逻辑门联接到内部电压端子并被配置为根据第一使能信号来接收数据并将所述数据反相并输出；以及

第二逻辑门，该第二逻辑门联接到所述内部电压端子并被配置为根据所述第一使能信号来将所述第一逻辑门的输出反相以输出经反相的输出作为第一缓冲信号，并且被配置为根据外部电压的电平来补偿所述第一缓冲信号的占空比偏斜。

2.根据权利要求1所述的缓冲电路，其中，所述第一逻辑门包括：

第一晶体管，该第一晶体管包括用于接收内部电压的源极以及用于接收所述数据的栅极；

第二晶体管，该第二晶体管包括连接到所述第一晶体管的漏极的源极、用于接收经反相的第一使能信号的栅极以及连接到输出节点的漏极；

第三晶体管，该第三晶体管包括连接到所述输出节点的源极以及用于接收所述第一使能信号的栅极；以及

第四晶体管，该第四晶体管包括连接到所述第三晶体管的漏极的源极以及用于接收所述数据的栅极。

3.根据权利要求1所述的缓冲电路，其中，所述第二逻辑门包括：

第一晶体管，该第一晶体管包括用于接收内部电压的源极以及用于接收所述第一逻辑门的输出的栅极；

第二晶体管，该第二晶体管包括连接到所述第一晶体管的漏极的源极、用于接收经反相的第一使能信号的栅极以及连接到用于输出所述第一缓冲信号的输出节点的漏极；

第三晶体管，该第三晶体管包括连接到用于输出所述第一缓冲信号的所述输出节点的源极以及用于接收所述第一使能信号的栅极；

第四晶体管，该第四晶体管包括连接到所述第三晶体管的漏极的源极以及用于接收所述外部电压的栅极，并且被配置为根据所述外部电压来补偿所述第一缓冲信号的占空比偏斜；以及

第五晶体管，该第五晶体管包括连接到所述第四晶体管的漏极的源极、用于接收所述第一逻辑门的输出的栅极以及连接到接地端子的漏极。

4.一种接收器电路，该接收器电路包括：

第一缓冲电路，该第一缓冲电路联接到内部电压端子，并且被配置为根据第一使能信号来接收数据并输出所述数据作为第一缓冲信号，并根据外部电压来补偿所述第一缓冲信号的占空比偏斜；以及

第二缓冲电路，该第二缓冲电路被配置为根据第二使能信号而响应于基准电压来接收所述数据并输出所述数据作为第二缓冲信号，

其中，所述第一缓冲电路的输出端子和所述第二缓冲电路的输出端子彼此连接。

5.根据权利要求4所述的接收器电路，其中，所述第一缓冲电路被配置为根据第三使能信号来将所述第一缓冲信号固定为预定电平。

6.根据权利要求4所述的接收器电路，其中，所述第二缓冲电路被配置为根据第三使能信号来将所述第二缓冲信号固定为预定电平。

7.根据权利要求4所述的接收器电路，其中，所述第一缓冲电路包括：

第一逻辑门，该第一逻辑门联接到所述内部电压端子并且被配置为根据所述第一使能信号来接收数据并将所述数据反相并输出；以及

第二逻辑门，该第二逻辑门联接到所述内部电压端子并且被配置为根据所述第一使能信号来将所述第一逻辑门的输出反相以输出经反相的输出作为所述第一缓冲信号，并且被配置为根据所述外部电压的电平来补偿所述第一缓冲信号的占空比偏斜。

8.根据权利要求7所述的接收器电路，其中，所述第一逻辑门包括：

第一晶体管，该第一晶体管包括用于接收内部电压的源极以及用于接收所述数据的栅极；

第二晶体管，该第二晶体管包括连接到所述第一晶体管的漏极的源极、用于接收经反相的第一使能信号的栅极以及连接到输出节点的漏极；

第三晶体管，该第三晶体管包括连接到所述输出节点的源极以及用于接收所述第一使能信号的栅极；以及

第四晶体管，该第四晶体管包括连接到所述第三晶体管的漏极的源极以及用于接收所述数据的栅极。