[发明专利]一种用于大规模类脑计算网络的种群路由方法

说明书

本发明公开了一种用于大规模类脑计算网络的种群路由方法，涉及类脑人工智能技术领域，通过查找片上路由表中种群ID对应的路由信息，对每个收到的数据包进行转发和保留。根据路由信息，数据包可能会被转发至二维Mesh网络或二维Torus网络中四个临近的芯片，以及可能被该芯片保留。通过源芯片和中途芯片在路由过程中对一个数据包的转发，目的地芯片对数据包进行保留，一次多播路由过程以此完成。本方法有效地解决传统路由方法中路由表所需的巨大体积问题。

技术领域

本发明涉及类脑人工智能技术领域，尤其是一种用于大规模类脑计算网络的种群路由方法。

背景技术

脉冲神经网络（SNN）被称为第三代人工神经网络，更加接近于人脑的实际行为，同时将时间信息的影响考虑进来。脉冲神经网络通过模拟神经元的活动进行学习和推理。神经元之间通过突触连接，以脉冲的形式传递信息，通过突触可塑性对自身进行调整，达到学习和记忆的效果，实现神经网络的预期功能。

神经拟态计算的具体实现与脉冲神经网络极为相似。不同的是脉冲神经网络是被设计用于特定的应用场景的人工智能，其目的是实现一定的推断功能。而神经拟态计算旨在通过同化人脑的部分生物学信号，从而在一定程度上对人脑进行学习和模仿。这对深入认识大脑的结构和功能，了解思维过程中的意识流向有着重要的作用。

无论是脉冲神经网络或者神经拟态计算，都离不开庞大算力的支持。现有的CPU在大规模并行计算上并不占有优势，而GPU（图形处理器）也存在着内存墙瓶颈，通用化的运算单元与存储单元带来了普适性的同时也决定了它并不完美契合类脑计算的需求。

因此定制化的FPGA（FPGA（Field Programmable Gate Array）是在PAL、GAL等可编程器件的基础上进一步发展的产物。它是作为专用集成电路（ASIC）领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。）或ASIC(专用集成电路，是指应特定用户要求和特定电子系统的需要而设计、制造的集成电路。)芯片能够更好适应类脑计算，有着广阔的应用场景。优点其计算单元完全依据神经拟态算法来设计，移去了冗余。计算单元也与存储单元更加靠近，减少了数据存取的开销，解除了内存墙瓶颈。神经间的信号传递更契合稀疏的特性，减少了不必要的带宽占用。同时稀疏特性有助于解决超算芯片面临的超高能耗问题。

大规模类脑计算网络可以支持大体量的脉冲神经网络和神经拟态计算，为其提供传统计算平台不具备的超高算力。但是大规模类脑计算网络下，传统路由方法会产生巨大体积的路由表，带来存储负担。

因此，急需一种技术方案来解决该问题。

发明内容

本发明针对现有技术的不足，提出一种用于大规模类脑计算网络的种群路由方法，通过查找片上路由表中种群ID对应的路由信息，对每个收到的数据包进行转发和保留。根据路由信息，数据包可能会被转发至二维Mesh网络或二维Torus网络中四个临近的芯片，以及可能被该芯片保留。通过源芯片和中途芯片在路由过程中对一个数据包的转发，目的地芯片对数据包进行保留，一次多播路由过程以此完成。

为了实现上述发明目的，本发明提供以下技术方案：

一种用于大规模类脑计算网络的种群路由方法，将类脑计算芯片上的神经元划分为若干种群，每个所述种群包含唯一种群ID，所述种群ID对应唯一路由表信息；所述类脑计算芯片间的神经元脉冲以数据包的形式传递；包括如下步骤：

步骤（1）类脑计算芯片接收其它类脑计算芯片发送的数据包；

步骤（2）提取所述数据包中的神经元源ID，获取所述神经元源ID对应的种群ID；

步骤（3）通过所述种群ID获取对应的路由表的路由信息；

步骤（4）根据所述路由信息决定所述数据包的转发或保留。