[发明专利]忆阻器、制备方法及全忆阻器基的神经形态计算芯片在审
申请号: | 202011019747.3 | 申请日: | 2020-09-24 |
公开(公告)号: | CN113517391A | 公开(公告)日: | 2021-10-19 |
发明(设计)人: | 许晓欣;余杰;董大年;李晓燕;郑旭;吕杭炳;刘明 | 申请(专利权)人: | 中国科学院微电子研究所 |
主分类号: | H01L45/00 | 分类号: | H01L45/00;G06N3/06 |
代理公司: | 中科专利商标代理有限责任公司 11021 | 代理人: | 任岩 |
地址: | 100029 *** | 国省代码: | 北京;11 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 忆阻器 制备 方法 全忆阻器基 神经 形态 计算 芯片 | ||
本公开提供了一种忆阻器、制备方法及全忆阻器基的神经形态计算芯片;其中,所述忆阻器,包括:下电极层、位于所述下电极层上的功能层、位于所述功能层上的势垒层及位于所述势垒层上的上电极层;其中,所述功能层为阻变层。通过调制所述功能层的电阻值实现所述忆阻器的电阻态的变化,通过改变势垒层中的不稳定细丝的断裂实现反向阈值转变特性。
技术领域
本公开涉及动力学系统控制技术领域,特别涉及一种忆阻器、制备方法及全忆阻器基的神经形态计算芯片。
背景技术
神经形态计算是一种高能效、高并行度的计算模式,是人工智能发展的重要推动力。构建神经形态计算芯片的基础是实现电子突触和神经元。忆阻器具有可高密度集成、功耗低、电导可调的特点,是可以实现电子突触功能的新型神经形态器件。忆阻器基神经形态计算芯片具有体积小,功耗低、并行度高的特点,但是目前电子突触和神经元中一般都是两种器件结构形成的,增大了大规模集成的难度,因此没有CMOS工艺集成的忆阻器基神经形态计算芯片问世。
发明内容
(一)要解决的技术问题
鉴于上述问题,本公开的主要目的在于提供一种忆阻器、制备方法及全忆阻器基的神经形态计算芯片,以期至少部分地解决上述提及的技术问题中的至少之一。
(二)技术方案
根据本公开的一个方面,提供了一种忆阻器,包括:下电极层、位于所述下电极层上的功能层、位于所述功能层上的势垒层及位于所述势垒层上的上电极层;其中,所述功能层为阻变层。
进一步的,还包括位于所述势垒层和所述上电极层之间的插层。
进一步的,所述下电极层的材质为TiN,采用磁控溅射形成;所述功能层的材质为Ta2O5,采用反应溅射形成;所述势垒层的材质为TaOx;所述插层的材质为金属、金属氧化物、非晶硅、非晶C或石墨烯;所述上电极层的材质为Ir、Al,Ru,Pd,TiN,TaN。
进一步的,所述势垒层TaOx的电阻率介于6mΩ/cm~20mΩ/cm2之间。
进一步的,通过调制所述功能层的电阻值实现所述忆阻器的电阻态的变化,通过在势垒层中形成不稳定细丝及所述不稳定细丝的断裂实现反向阈值转变特性
根据本公开的另一个方面,提供了一种全忆阻器基的神经形态计算芯片,其包括所述的忆阻器,通过所述忆阻器的阈值转变实现突触的矩阵操作和神经元的脉冲操作。
根据本公开的又一个方面,提供了一种忆阻器的制备方法,包括:
在衬底上形成下电极层;
在所述下电极层上形成功能层;
在所述功能层上形成势垒层;及
在所述势垒层上形成上电极层;
其中,所述功能层为阻变层。
进一步的,在所述势垒层上形成上电极层之前,还包括:在所述势垒层上形成插层。
进一步的,采用磁控溅射工艺在所述衬底上形成TiN下电极层;
采用反应溅射工艺在所述TiN下电极层上形成Ta2O5功能层;
在所述Ta2O5功能层上形成TaOx势垒层,所述TaOx势垒层的电阻率在6mΩ/cm~20mΩ/cm2之间。
(三)有益效果
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中国科学院微电子研究所,未经中国科学院微电子研究所许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202011019747.3/2.html,转载请声明来源钻瓜专利网。
- 上一篇:半导体装置及其制造方法
- 下一篇:一种实验室单槽浮选机