[发明专利]带铁电或负电容器的半导体器件及其制造方法及电子设备

说明书

公开了一种带有铁电/负电容器的半导体器件及其制造方法及包括这种半导体器件的电子设备。根据实施例，半导体器件可以包括：在衬底上形成的栅电极以及源/漏极；在衬底上形成的正电容器，正电容器的第一端子电连接至栅电极；在衬底上形成的铁电或负电容器，铁电或负电容器的第一端子电连接至栅电极，其中，正电容器和铁电或负电容器中的一个电容器的第二端子电连接至栅电压施加端子，且正电容器和铁电或负电容器中的另一个电容器的第二端子电连接至源/漏极。

技术领域

本公开涉及半导体领域，更具体地，涉及带有铁电或负电容器的半导体器件及其制造方法及包括这种半导体器件的电子设备。

背景技术

随着集成电路(IC)中器件密度的不断增加，部件间的间隔越来越小。这使得IC中各部件之间例如栅电极和源/漏之间的交迭电容在器件总电容中的占比增加，并因此使IC的交流(AC)性能劣化。另一方面，即便对于性能要求不高的器件，也期望获得低功耗，并因此希望降低电容。

发明内容

有鉴于此，本公开的目的至少部分地在于提供一种带有铁电或负电容器的半导体器件及其制造方法及包括这种半导体器件的电子设备。

根据本公开的一个方面，提供了一种半导体器件，包括：在衬底上形成的栅电极以及源/漏极；在衬底上形成的正电容器，正电容器的第一端子电连接至栅电极；在衬底上形成的铁电或负电容器，铁电或负电容器的第一端子电连接至栅电极，其中，正电容器和铁电或负电容器中的一个电容器的第二端子电连接至栅电压施加端子，且正电容器和铁电或负电容器中的另一个电容器的第二端子电连接至源/漏极。

根据本公开的另一方面，提供了一种制造半导体器件的方法，包括：在衬底上设置半导体器件的栅电极以及源/漏极；在衬底上形成正电容器，并将正电容器的第一端子电连接至栅电极；在衬底上形成铁电或负电容器，并将铁电或负电容器的第一端子电连接至栅电极；以及将正电容器和铁电或负电容器中的一个电容器的第二端子电连接至栅电压施加端子，并将正电容器和铁电或负电容器中的另一个电容器的第二端子电连接至源/漏极。

根据本公开的另一方面，提供了一种电子设备，包括上述半导体器件。

根据本公开的实施例，在半导体器件如金属氧化物半导体场效应晶体管(MOSFET)中引入了正电容器以及铁电或负电容器二者。通过铁电或负电容器，可以调节器件特性，如阈值电压(Vt)、漏致势垒降低(DIBL)、亚阈值摆幅(SS)等。

附图说明

通过以下参照附图对本公开实施例的描述，本公开的上述以及其他目的、特征和优点将更为清楚，在附图中：

图1(a)和1(b)分别示意性示出了根据本公开实施例的半导体器件的等效电路图；

图2至11示意性示出了根据本公开实施例的制造半导体器件的流程中的一些阶段；

图12示意性示出了根据另一实施例的半导体器件；

图13至15示意性示出了根据本公开实施例的制造半导体器件的流程中的一些阶段；

图16示意性示出了根据另一实施例的半导体器件。

具体实施方式

以下，将参照附图来描述本公开的实施例。但是应该理解，这些描述只是示例性的，而并非要限制本公开的范围。此外，在以下说明中，省略了对公知结构和技术的描述，以避免不必要地混淆本公开的概念。

在附图中示出了根据本公开实施例的各种结构示意图。这些图并非是按比例绘制的，其中为了清楚表达的目的，放大了某些细节，并且可能省略了某些细节。图中所示出的各种区域、层的形状以及它们之间的相对大小、位置关系仅是示例性的，实际中可能由于制造公差或技术限制而有所偏差，并且本领域技术人员根据实际所需可以另外设计具有不同形状、大小、相对位置的区域/层。