[发明专利]一种基于FPGA的DBF雷达多通道数字信号幅度相位误差校准电路

说明书

本发明公开了一种基于FPGA的DBF雷达多通道数字信号幅度相位误差校准电路。幅度相位误差校准电路由幅度相位差计算电路、校准系数生成电路、幅度相位校准电路以及同步验证电路四部分组成。对于并行输入的N路中频数字信号，首先经过幅度相位差计算电路，计算得到各个输入通道与参考通道M的幅度相位差，并将结果送至校准系数生成电路；然后，校准系数生成电路根据幅度相位差生成校准系数进行幅度相位补偿，并将系数送至幅度相位校准电路；幅度相位校准电路利用校准系数生成电路产生的N个校准系数分别对N路输入中频信号进行幅度相位的校准；最后，同步验证电路对校准后的信号重新进行幅度相位差计算，然后根据设定的幅度相位差阈值判断各通道信号之间的幅度相位差是否满足要求，并输出校准完成指示信号，如果满足要求则停止校准，否则重新开始校准。本发明实现了多通道数字信号的自动校准，可以实现实时、高精度的校准，具有较强的通用性以及适用性。

技术领域

本发明属于一种幅度相位误差校准电路，特别是一种基于FPGA的DBF雷达多通道数字信号的幅度相位误差校准电路。

背景技术

幅度相位误差校准电路由于可对输入信号进行幅度和相位调整，使得多通道输入信号的幅度相位一致，因此广泛应用于DBF雷达多通道数字信号的幅度相位校准中。DBF雷达是由许多相同天线阵元和对应射频前端构成的，每个阵元通道都包含若干微波器件，而各器件的性能、制造和安装引起的误差使得各通道的幅度相位出现较大的误差；另外，环境的变化，长期使用过程中器件的老化、设备的更换等等，也会引起各阵元通道的幅度和相位出现误差。通道之间的幅度相位误差会导致数字波束形成时的能量和精度损失，影响雷达性能，因此幅度相位校准电路是DBF雷达正常工作的关键。

目前的幅度相位误差校准电路主要通过模拟校准电路实现，模拟校准电路由于利用模拟器件进行移相，具有校准时间尺度大、校准相位差固定以及校准精度差等缺点，从而限制了它的应用。

发明内容

本发明的目的在于提供一种数字的幅度相位误差校准电路，这种电路能够实现自动、实时、高精度的多通道幅度相位误差校准。

实现本发明目的的技术解决方案为：一种基于FPGA的DBF雷达多通道数字信号幅度相位误差校准电路，其主要由四部分组成：

基于FPGA的DBF雷达多通道数字信号幅度相位误差校准电路由幅度相位差计算电路、校准系数生成电路、幅度相位校准电路以及同步验证电路等四部分组成。

幅度相位差计算电路。该电路对于N个并行输入的中频数字信号，选取第M路信号作为参考信号，分别计算N路信号与参考信号之间的相位差值、幅度比值，将N路的幅度相位误差计算结果送至校准系数生成模块。

校准系数生成电路。该电路对幅度相位差计算电路得到的N个通道的相位差值进行取反运算，然后根据欧拉公式利用CORDIC电路得到各通道相应的相位补偿值；对幅度相位差计算电路得到的N个通道的幅度差值进行取倒数运算，得到幅度补偿值；将各个通道的幅度补偿值与该通道对应的相位补偿值相乘，从而产生每个通道的校准系数，并将其送至幅度相位校准电路。

幅度相位校准电路。该电路将校准系数生成电路生成的各个通道的校准系数作为一个乘数，将各个通道输入的中频信号作为另外一个乘数，每个通道各自进行复乘运算，通过对各个通道进行幅度相位补偿使得各通道与参考信号的幅度相位一致，最终将幅度相位校准后的中频信号输出到同步验证电路。

同步验证电路。该电路对幅度相位校准后的中频信号重新进行幅度相位差计算，然后计算各通道之间幅度差、相位差的最大值，最后将该幅度差最大值、相位差最大值与设定的幅度差、相位差阈值比较，如果小于该阈值，输出指示信号，停止校准，否则继续校准。

本发明与现有技术相比，其显著优点：（1）本发明可实现多通道数字信号幅度相位误差校准，且校准延时可控，具有校准精度高且校准精度可控等优点。（2）本发明实现了数字幅度相位校准电路，可以进行自动、实时的幅度相位校准，具有较高的适用性和通用性。