[发明专利]一种基于FPGA的DBF雷达多通道数字信号幅度相位误差校准电路

权利要求书

1.一种基于FPGA的DBF雷达多通道数字信号幅度相位误差校准电路，其特征在于：一种基于FPGA的DBF雷达多通道数字信号幅度相位误差校准电路由幅度相位差计算电路、校准系数生成电路、幅度相位校准电路以及同步验证电路四部分组成。

2.对于并行输入的N路中频数字输入信号，首先经过幅度相位差计算电路，计算得到各个输入通道与参考通道M的幅度相位误差（因为理论上，各个通道的幅度相位应该一致，因此简称幅度相位误差），并将幅度相位误差结果送至校准系数生成电路；然后，校准系数生成电路根据各通道的幅度相位误差，生成校准系数对各通道信号进行幅度相位补偿，将各个通道的幅度相位值校准至与参考通道完全一致，并将校准系数送至幅度相位校准电路；幅度相位校准电路利用校准系数生成电路产生的N个通道的校准系数分别对N路输入信号进行幅度相位的校准，并将校准后的信号送入同步验证电路；最后，同步验证电路对校准后的信号重新进行幅度相位差计算，然后根据设定的阈值判断各通道信号之间的幅度相位差是否满足要求，并输出指示信号，如果满足要求则停止校准，否则重新开始校准。

3.根据权利要求1所描述的一种基于FPGA的DBF雷达多通道数字信号幅度相位误差校准电路，其特征在于：幅度相位差计算电路由校准完成指示信号、幅度比较电路及相位比较电路组成；校准完成信号控制幅度相位差计算电路是否进行计算；幅度比较电路首先利用取模电路计算各个通道的幅度值，然后将各个通道的幅度值与参考通道M比较，得到各个通道的幅度误差；相位比较电路首先利用CORDIC电路计算各个通道的相位值，然后将各个通道的相位值与参考通道M比较，得到各个通道的相位误差。

4.根据权利要求1所描述的一种基于FPGA的DBF雷达多通道数字信号幅度相位误差校准电路，其特征在于：校准系数生成电路利用幅度相位差计算电路得到的相位差，对其进行取反运算，得到相位补偿值；利用幅度相位差计算电路得到的幅度差，对其进行归一化运算，得到幅度补偿值，将各个通道的幅度补偿值与相位补偿值相乘，得到各个通道的校准系数。

5.根据权利要求1所描述的一种基于FPGA的DBF雷达多通道数字信号幅度相位误差校准电路，其特征在于：幅度相位校准电路将校准系数生成电路生成的校准系数作为一个乘数，将各个通道输入的中频信号作为另外一个乘数，利用复乘运算，得到经过幅度相位校准后中频信号输出。

6.根据权利要求1所描述的一种基于FPGA的DBF雷达多通道数字信号幅度相位误差校准电路，其特征在于：同步验证电路对经过幅度相位校准电路校准后输出的中频信号重新进行幅度相位差计算，然后进行幅度相位误差阈值判断，对幅度相位误差大于阈值的多通道信号进行自动重复校准，直至满足阈值判断为止。