[发明专利]一种由计数器和快慢延迟链构成的高精度数字脉宽调制器

说明书

本发明提供了一种由计数器和快慢延迟链构成的高精度数字脉宽调制器。该高精度数字脉宽调制器由粗调模块、中调模块、细调模块和输出模块四个模块组成；粗调模块包括计数器、比较器与D触发器，中调模块包括延迟锁相环DLL、慢延迟链、多路选择器MUXA，细调模块包括快延迟链、多路选择器MUXB，输出模块包括脉冲发生器PG1、脉冲发生器PG2和RS触发器。粗调模块、中调模块、细调模块及输出模块依次连接，将数字占空比信号划分为高权位数据、中权位数据和低权位数据后分别输入粗调模块、中调模块和细调模块，最终由输出模块输出模拟占空比信号。本发明的DPWM具有转换精度高、功耗和面积开销小的优点。

技术领域

本发明属于电力电子领域，具体涉及一种高精度数字脉宽调制器。

背景技术

在数字控制开关电源中，数字脉宽调制器DPWM(Digital Pulse WithModulation)是非常重要的部件。DPWM的分辨率(转换精度)、电路面积和功耗等指标与数字控制开关电源的性能密切相关。DPWM的分辨率决定了占空比信号的控制精度，而且为了避免极限环现象，要求DPWM的分辨率必须高于ADC的分辨率。因此，设计和实现高分辨率的DPWM对于提升数字控制开关电源的性能十分重要。但是，对于高分辨率的DPWM，通常电路结构比较复杂，导致DPWM的电路面积和功耗开销较大，使得开关电源的硬件成本增加和转换效率降低。因此，需要设计合理的DPWM电路结构，在提高其分辨率的同时，还需减小电路面积和功耗。

在现有技术中，实现高分辨率数字脉宽调制器的电路结构可以分为四类，分别是：计数器型、延迟链型、Σ-Δ调制器型以及混合结构型。对于计数器型结构的DPWM，为了提高其分辨率，需要使用高频的时钟信号，尤其对于高开关频率的开关电源，计数器的时钟信号频率呈指数增加，导致电路实现困难、整体功耗急剧增大。基于延迟链结构的高分辨率DPWM，要求高精度的延迟单元和大规模的延迟链电路，使得电路的功耗和面积显著增加。基于Σ-Δ调制器的DPWM，由于电路结构复杂，同样使得电路的功耗和面积开销较大。由计数器和延迟链构成的混合结构型DPWM，可以同时兼顾DPWM的分辨率以及电路面积和功耗开销，是目前的主流技术。

文献“基于FPGA的高精度数字脉冲宽度调制方法[J]，太原学院学报(自然科学版)，2018,36(04):67-70”中，提出了一种由计数器和延迟链构成的混合结构型DPWM。该DPWM由计数器、比较器、延迟模块以及SR触发器等模块组成，利用计数器-比较器粗调和延迟模块细调的方式实现高分辨率的DPWM。由于采用计数器-比较器结构实现占空比的粗调，减小了延迟链电路的规模，从而减小了DPWM的面积和功耗。但是，由于该DPWM结构中的延迟链处于开环状态，无闭环反馈调节机制，其延迟单元的延迟时间随芯片制造工艺、电源电压和工作温度发生漂移，导致DPWM的转换精度降低。另外，为了实现高精度的延迟链，需要较大的面积和功耗开销。

发明内容

为了克服现有技术的不足，本发明提供了一种由计数器和快慢延迟链构成的高精度数字脉宽调制器。该高精度数字脉宽调制器由粗调模块、中调模块、细调模块和输出模块四个模块组成；粗调模块包括计数器、比较器与D触发器，中调模块包括延迟锁相环DLL、慢延迟链、多路选择器MUXA，细调模块包括快延迟链、多路选择器MUXB，输出模块包括脉冲发生器PG1、脉冲发生器PG2和RS触发器。粗调模块、中调模块、细调模块及输出模块依次连接；将数字占空比信号划分为高权位数据、中权位数据和低权位数据后分别输入粗调模块、中调模块和细调模块，最终由输出模块输出模拟占空比信号。本发明的DPWM具有转换精度高、功耗和面积开销小的优点。

本发明解决其技术问题所采用的技术方案如下：

一种由计数器和快慢延迟链构成的高精度数字脉宽调制器，包括粗调模块、中调模块、细调模块和输出模块；粗调模块包括计数器、比较器与D触发器，中调模块包括延迟锁相环DLL、慢延迟链、多路选择器MUXA，细调模块包括快延迟链、多路选择器MUXB，输出模块包括脉冲发生器PG1、脉冲发生器PG2和RS触发器；