[发明专利]指令处理方法、数据处理方法及装置

权利要求书

1.一种指令处理装置，包括：

第一寄存器，适于存储多个第一源数据；

第二寄存器，适于存储多个第二源数据；

第三寄存器，适于存储顺序信息，所述顺序信息适于指示第二源数据的乘法操作执行顺序；

解码器，适于接收乘累加指令并进行解码，所述乘累加指令指示：

所述第一寄存器，作为第一操作数、

所述第二寄存器，作为第二操作数、

所述第三寄存器，作为第三操作数；

执行单元，分别与所述第一、第二、第三寄存器和解码器耦接，适于执行解码后的乘累加指令，以便从所述第一寄存器中获取所述多个第一源数据，从所述第二寄存器中获取所述多个第二源数据，从所述第三寄存器中获取所述顺序信息，将所述多个第一源数据分别与所述顺序信息所指示的对应第二源数据相乘，以得到多个乘法结果，以及将所述多个乘法结果相加以得到乘累加结果。

2.如权利要求1所述的指令处理装置，其中，所述顺序信息包括分别与所述多个第一源数据对应的多个顺序标识，所述顺序标识适于指示相应第一源数据所对应的第二源数据在所述第二寄存器中的存储顺序。

3.如权利要求1所述的指令处理装置，还包括适于存储所述乘累加结果的第四寄存器；

所述乘累加指令还指示所述第四寄存器作为第四操作数；

所述执行单元还适于将所述乘累加结果存储至所述第四寄存器中。

4.如权利要求3所述的指令处理装置，其中，所述第四寄存器中存储有累加数据；

所述执行单元还适于将所述乘累加结果与所述累加数据相加以得到加法结果，以及将所述加法结果存储至所述第四寄存器中以替换所述累加数据。

5.如权利要求1所述的指令处理装置，其中，所述乘累加结果的长度为所述多个第一源数据的长度之和。

6.如权利要求1所述的指令处理装置，其中，所述多个第一源数据被划分为多个数据组，

所述执行单元适于将每个数据组内的乘法结果相加，以得到多个乘累加结果。

7.如权利要求1所述的指令处理装置，其中，所述第一源数据为神经网络中的处理节点的输入数据，所述第二源数据为所述处理节点的权重数据。

8.一种指令处理方法，包括：

接收乘累加指令并进行解码，所述乘累加指令指示第一寄存器为第一操作数、第二寄存器为第二操作数、第三寄存器为第三操作数；

执行解码后的乘累加指令，以便从所述第一寄存器中获取多个第一源数据，从所述第二寄存器中获取多个第二源数据，从所述第三寄存器中获取用于指示第二源数据的乘法操作执行顺序的顺序信息，将所述多个第一源数据分别与所述顺序信息所指示的对应第二源数据相乘以得到多个乘法结果，将所述多个乘法结果相加以得到乘累加结果。

9.如权利要求8所述的指令处理方法，其中，所述顺序信息包括分别与所述多个第一源数据对应的多个顺序标识，所述顺序标识适于指示相应第一源数据所对应的第二源数据在所述第二寄存器中的存储顺序。

10.如权利要求8所述的指令处理方法，其中，所述乘累加指令还指示第四寄存器作为第四操作数，所述方法还包括：

将所述乘累加结果存储至所述第四寄存器中。

11.如权利要求10所述的指令处理方法，其中，所述第四寄存器中存储有累加数据，所述方法还包括：

将所述乘累加结果与所述累加数据相加以得到加法结果，以及将所述加法结果存储至所述第四寄存器中以替换所述累加数据。

12.如权利要求8所述的指令处理方法，其中，所述乘累加结果的长度为所述多个第一源数据的长度之和。