[发明专利]用于为电子设备生成时间分辨率的装置和方法

说明书

一种用于为电子设备生成时间分辨率的装置。所述装置从子门延迟分辨率布置接收输入，具有处理电路，其中，所述处理电路用于基于所述子门延迟分辨率布置的第一预定义参考节点选择性地反转在采样实例中采样的采样矩阵中的一组比特，以提供一元代码。然后，压缩所述一元代码，并使用所选比特的值基于所述压缩的一元代码展开映射。然后，所述装置基于所述展开提供输出。因此，所述布置有可能对若干不同应用使用子门延迟。

技术领域

一般来说，以下描述涉及电子设备领域。更具体地，以下描述涉及用于为对失配引起的采样误差具有弹性的电子设备生成时间分辨率的装置和方法。

背景技术

高分辨率计时是许多现代集成电路应用中的一个重要方面。需要高分辨率计时的一个应用示例是现代数据通信网络。这些网络涉及使用高速和高分辨率模拟-数字转换器和时间-数字转换器。这种现代数据通信网络的一个示例就是所谓的5G，其中，高带宽和延迟要求导致需要高分辨率计时。

使用时域电路技术设计模拟-数字转换器涉及使用电压-时间转换器将模拟输入信号转换为时域信号。然后，使用时间-数字转换器对所得时域信号进行采样并将其量化为数字信号。时域模拟-数字转换器的分辨率由电压-时间转换的增益与时间-数字转换的分辨率共同决定。

传统上，时间分辨率一直取决于转换器中使用的反相器的延迟。因此，延迟至少部分依赖于技术。为了进一步提高时间分辨率，还引入了反相器延迟解决方案，如游标型时间-数字转换器和脉冲收缩转换器。

然而，随着对更高带宽和更短时延的持续需求，需要用于生成改进的时间分辨率的改进的装置和方法。

该问题的一个解决方案是使用网格布置，如环耦合式环形振荡器等。环耦合式环形振荡器是指以环形方式耦合多个环形振荡器(M)，从而形成环形的布置。当适当设计时，各个环形振荡器彼此之间建立相位关系，使得可以从结构中提取均匀分布在0与2π之间的2×N×M相位阶跃。所得时间上相邻的相位阶跃之间的时间步长约为反相器延迟的1/M。因此，实现了子门延迟分辨率。当在环形振荡器TDC架构中使用这种布置而不是采用常规环形振荡器时，可以在不牺牲转换时间的同时实现非技术依赖性的任意小的时间步长。

如环耦合式环形振荡器等网格布置实现了任意小的子门延迟相位量化步长。当基于环耦合式环形振荡器的数据转换器在深度缩放的半导体技术中实现时，相位量化步长接近皮秒或甚至更短。众所周知，在高度缩放的半导体技术中，线延迟主导门延迟。因此，即使在精心布局的设计中，布线的延迟失配也很有可能超过环耦合式环形振荡器的相位量化步长。这导致对相位信号的错误采样。可能出现一组非理想电路条件，这些条件导致在相位信号中出现延迟失配，所述延迟失配可能导致错误采样。这包括以下各项的失配：从低到高的传播延迟与从高到低的传播延迟、上升延迟与下降延迟、低驱动强度与高驱动强度、环耦合式环形振荡器节点之间的驱动强度、环耦合式环形振荡器节点之间的负载、节点之间的布线延迟、寄存器的触发器之间的时钟偏差。失配的净效应可以通过相位信号的节点之间的延迟失配来建模。当失配量接近环耦合式环形振荡器的相位量化步长时，这在深度缩放技术中设计基于环耦合式环形振荡器的转换器时极有可能发生，采样相位信号可能出现误差，这些误差在转换器输出处造成较大误差，从而降低性能。

发明内容

一种用于对采样相位信号进行编码的装置和方法。所述装置从子门延迟分辨率布置接收输入，具有处理电路，其中，所述处理电路用于基于所述子门延迟分辨率布置的第一预定义参考节点选择性地反转在采样实例中采样的采样矩阵中的一组比特，以提供一元代码。一元代码是指所述代码中每个比特的权重相等的代码。然后，压缩所述一元代码，并使用所选比特的值基于所述压缩的一元代码展开映射。然后，所述装置基于所述展开提供输出。因此，所述布置有可能对若干不同应用使用子门延迟。