[发明专利]一种FPGA芯片的时钟状态单粒子效应检错装置及方法

说明书

本发明公开了一种FPGA芯片的时钟状态单粒子效应检错装置及方法，包括第一晶振、第二晶振和FPGA芯片，所述FPGA芯片内设置有工作时钟产生单元、时钟检错单元和时钟错误恢复单元。本发明所述装置使用独立的第二晶振直接构建监视回路，通过比较第二晶振与工作时钟统计周期内的差异，判断工作时钟的稳定性，对FPGA芯片内时钟资源进行了单粒子效应错误监视，还实现了错误时钟的快速恢复。本发明所述方法不依赖于外部处理器，检错纠错采用独立硬件回路实现，极大降低了单粒子效应对电力二次设备的不利影响，提高了电力二次设备可靠性。

技术领域

本发明涉及集成芯片单粒子效应在线检错纠错方法，具体涉及一种FPGA芯片的时钟状态单粒子效应检错装置及方法。

背景技术

随着计算机和通信技术的飞速发展，变电站二次设备全面信息化、智能化，大规模集成芯片得到了广泛应用，但相较于传统继电器或模拟元件，采用集成芯片的工作回路电压较低，系统设计复杂，更易受空间电磁信号的干扰。特别是随着集成电路加工尺寸的减小，芯片集成度越来越高，单位面积的电路节点迅速增加，集成芯片越来越易受低能粒子影响，造成单粒子效应等一系列问题。

由于单粒子效应引发的错误影响范围广，后果无法预测且无有效的防护手段，逐渐成为电力二次设备可靠性的瓶颈。因此，必须采取一定措施提高电力二次设备空间辐射容错能力，满足电力系统运行的安全要求。

在电力二次设备采用的集成芯片中，可编程逻辑门阵列(FPGA芯片)作为代表之一，由于其具有可重载、扩展灵活性及并行高处理性能等一系列优点，可满足电力系统微秒级控制执行周期、并行海量实时数据处理、高度定制化需求的要求，逐渐成为电力二次设备的基础芯片之一。FPGA芯片的抗空间辐射干扰性能直接影响着电力二次设备对空间辐射的抗干扰能力。因此，有必要对FPGA芯片抗空间辐射干扰技术进行深入研究，提高FPGA芯片运行可靠性。

时钟作为FPGA芯片运行的基础信号，FPGA芯片系统内时序逻辑动作都是在时钟的上升沿或者下降沿进行。时钟稳定性决定了FPGA芯片的工作可靠性。特别地，电网系统是时间相关的系统，对于电网的运行和事故系统性分析需要有描述电网暂态过程的电流、电压波形，断路器、保护装置动作时，各种事件发生的时间序列在电网运行或故障分析中起着决定性作用，同时，全站的时间同步技术也是变电站乃至智能电网稳定运行的关键技术之一。变电站二次设备如电子式互感器、合并单元、保护测控等设备，都必须基于统一的时间基准运行，方能满足时间顺序记录(SOE)、故障录波、实时数据采集时间一致性的要求，确保线路故障测距、向量和广角动态监测、机组和电网参数校验的准确性。

因此，如果FPGA芯片时钟模块状态发生异常，所有时序逻辑状态产生错误，FPGA芯片内绝大部分功能模块均会异常，致使FPGA运行紊乱，如影响FPGA芯片中的对时或同步模块，会引起事件记录错误，控制周期紊乱、须外同步的采样值报文错误等问题进而引发装置闭锁甚至保护拒动、误动作等严重后果。

现有FPGA芯片时钟单粒子效应检错纠错方法的研究大部分集中于高辐照环境的航空航天应用，一般采用时钟模块系统级冗余方式进行单粒子效应的加固与容错，但该类方式相对设计实现复杂，成本相对较高，并不适用于成本敏感的电力二次设备中。

专利号为201811468622.1的的发明专利公开了一种检测FPGA芯片的时钟资源单粒子动态翻转的装置及方法，该方法采用外部处理器通过总线通信接口根据被测FPGA芯片时钟输出端口的时钟频率以及被测FPGA芯片初始化的时钟频率，确定被测FPGA芯片时钟资源是否发生单粒子动态翻转，此外，还根据被测FPGA芯片的时钟locked检测端口的电平高低确定被测FPGA芯片时钟资源是否发生单粒子动态翻转。该方法实现简单，但存在以下缺点：

(1)该方法仅适用于含CPU处理器的应用中，而电力二次设备中存在大量板卡或组件仅包含FPGA芯片。该方法电力系统二次设备适用性较差；