[发明专利]一种FPGA芯片的时钟状态单粒子效应检错装置及方法

权利要求书

1.一种FPGA芯片的时钟状态单粒子效应检错装置，其特征在于：包括第一晶振、第二晶振和FPGA芯片，所述FPGA芯片内设置有工作时钟产生单元、时钟检错单元和时钟错误恢复单元，时钟检错单元包括时钟分频模块、时钟频率稳定性检测模块和时钟错误状态判断模块；所述第一晶振连接至工作时钟产生单元的输入端，工作时钟产生单元的输出端连接时钟检错单元的输入端，时钟检错单元的输出端连接时钟错误恢复单元的输入端，时钟错误恢复单元的输出端连接工作时钟产生单元，第二晶振与时钟检错单元连接；所述第一晶振经工作时钟产生单元产生不同频率的工作时钟，时钟检错单元先对不同频率的工作时钟进行分频处理，再比较第二晶振与工作时钟在统计周期内的差异以判断工作时钟的稳定性，并将错误的工作时钟发送给时钟错误恢复单元进行恢复。

2.根据权利要求1所述的FPGA芯片的时钟状态单粒子效应检错装置，其特征在于：所述工作时钟产生单元内并行设置多个时钟管理单元，通过多个时钟管理单元产生不同频率的工作时钟。

3.根据权利要求1所述的FPGA芯片的时钟状态单粒子效应检错装置，其特征在于：所述时钟分频模块对各工作时钟进行分频处理得到分频信号，并将分频信号作为时钟频率稳定性检测模块的输入。

4.根据权利要求1所述的FPGA芯片的时钟状态单粒子效应检错装置，其特征在于：所述时钟频率稳定性检测模块检测各工作时钟在统计周期内的频率稳定性。

5.根据权利要求1所述的FPGA芯片的时钟状态单粒子效应检错装置，其特征在于：所述第二晶振与时钟检错单元内的时钟错误状态判断模块连接，并且，第二晶振输出的时钟还作为时钟错误恢复单元的输入。

6.根据权利要求2所述的FPGA芯片的时钟状态单粒子效应检错装置，其特征在于：所述时钟错误恢复单元包括复位状态机，复位状态机分别连接所述多个时钟管理单元的复位端口，用于对发出错误工作时钟的时钟管理单元进行复位。

7.一种利用权利要求1至6任一项所述的FPGA芯片的时钟状态单粒子效应检错装置的FPGA芯片的时钟状态单粒子效应检错方法，其特征在于，包括以下步骤：

（1）第一晶振经工作时钟产生单元产生不同频率的工作时钟；

（2）时钟分频模块对不同频率的工作时钟固定分频产生分频信号；

（3）时钟频率稳定性检测模块检测分频信号中上升沿与下降沿变化的间隔，检测结果作为相应工作时钟的时钟频率统计值；

（4）时钟错误状态判断模块将时钟频率统计值与第二晶振的频率预设阈值范围进行比较，判断工作时钟的稳定性；

（5）若检测得到的时钟频率统计值处于频率预设阈值范围内，则时钟错误状态判断模块判定相应工作时钟稳定；若检测得到的时钟频率统计值处于频率预设阈值范围之外，则时钟错误状态判断模块判定相应工作时钟异常，同时，时钟错误状态判断模块将相应工作时钟异常信息输出至时钟错误恢复单元；

（6）时钟错误恢复单元在第二晶振输出的时钟直接驱动下，对错误工作时钟进行恢复。

8.根据权利要求7所述的FPGA芯片的时钟状态单粒子效应检错方法，其特征在于：步骤（2）中，所述分频信号的频率为预设值，预设值不大于1/1000倍的第二晶振频率，同时，预设值不小于应用控制频率。