[发明专利]平均间隔发生器

说明书

本申请涉及平均间隔发生器。本文公开了一种设备，所述设备包含：第一电路，其经配置以响应于输入信号而生成第一次数的第一信号；第二电路，其经配置以在每当激活所述第一信号时生成具有第二数值的第二信号；以及第三电路，其经配置以接收所述第二信号以更新通过累加所述第二数值而获得的计数值，经配置以在每当所述计数值达到第三数值时生成第三信号，并且经配置以在所述计数值达到所述第三数值时更新通过累加所述第二数值并减去所述第三数值而获得的所述计数值。

技术领域

本公开总体上涉及半导体装置，尤其涉及平均间隔发生器。

背景技术

当访问集中在如DRAM(动态随机存取存储器)的半导体装置中的同一字线上时，连接到相邻字线的存储单元的信息存储特性可能减少。因此，为了防止连接到相邻字线的存储单元中的信息丢失，在一些情况下，除了正常刷新操作之外还额外执行相关存储单元的刷新操作。此额外刷新操作被称为“行锤刷新(row hammer refresh)”。因为行锤刷新操作中断正常刷新操作，所以执行行锤刷新操作的时机成为问题。

发明内容

本申请的一个方面涉及一种设备，其中所述设备包括：第一电路，其经配置以响应于输入信号生成第一时间数值的第一信号；第二电路，其经配置以在每当激活所述第一信号时生成具有第二数值的第二信号；以及第三电路，其经配置以接收所述第二信号以更新通过累加所述第二数值获得的计数值，经配置以每当所述计数值达到第三数值时生成第三信号，并且经配置以在所述计数值达到所述第三数值时更新通过累加所述第二数值并减去所述第三数值而获得的所述计数值。

本申请的另一个方面涉及一种设备，其中所述设备包括：脉冲发生器，其经配置以响应于输入信号生成第一次数的第一脉冲信号；第一计数器电路，其经配置以在每当激活所述第一脉冲信号时更新第一计数值，并且经配置以在每当所述第一计数值达到第一预定值时生成第二脉冲信号并将所述第一计数值重置为初始值；以及第二计数器电路，其经配置以在每当激活所述第二脉冲信号时更新第二计数值，并且经配置以在每当所述第二计数值达到第二预定值时生成第三脉冲信号并将所述第二计数值重置为初始值，其中所述第一数目以及所述第一预定值和所述第二预定值中的至少一个是彼此不可整除的。

本申请的另一个方面涉及一种设备，其中所述设备包括：输出电路，其经配置以生成指示第一数值的第一信号和指示第二数值的第二信号；第一加法器电路，其经配置以在每当激活第一脉冲信号时通过累加所述第一数值来更新第一计数值，并且经配置以在每当所述第一计数值达到第一预定值时生成载波信号并将所述第一计数值重置为初始值；以及第二加法器电路，其经配置以在每当激活所述第一脉冲信号时通过累加所述第二数值来更新第二计数值，经配置以响应于所述载波信号递增所述第二计数值，以及经配置以在每当所述第二计数值达到第二预定值时生成第二脉冲信号并将所述第二计数值重置为初始值。

附图说明

图1是根据本公开的实施例的半导体装置的框图。

图2是用于解释刷新控制电路的配置的框图。

图3A是展示行锤地址存储电路的实例的框图。

图3B是展示从地址转换器输出的信号的实例的图。

图4A和4B是展示在内部刷新信号被激活40次的期间执行12个行锤刷新操作的实例的时序图。

图5A和5B是展示在内部刷新信号被激活45次的期间执行12个行锤刷新操作的实例的时序图。

图6是展示根据第一实例的平均间隔发生器的配置的框图。

图7是图6中所示的计数器电路的电路图。

图8A和8B是展示在使用图6中所示的平均间隔发生器的情况下内部刷新信号的出现次数与计数值之间的关系的表。

图9是展示根据第二实例的平均间隔发生器的配置的框图。