[发明专利]基于低频参考时钟的通道失配校准方法及其电路

说明书

本申请公开了一种基于低频参考时钟的时间交织系统中通道失配校准方法及其电路，该方法包括：生成多路采样时钟和低频参考时钟信号，所述低频参考时钟信号的频率低于所述多路采样时钟；以采样速率对所述低频参考时钟信号进行采样，其中，所述低频参考时钟信号的频率与所述采样速率之间的比例设置为相对于所述多路采样时钟的数目的质数；对采样的低频参考时钟信号进行模数转换，并且将采样的信号的电压值与阈值电压进行比较判断该电压值对应的数字信号是否为边沿信号，同时输出边沿检测值；根据所述边沿信号和所述边沿检测值分别对所述多路采样时钟的相位进行校准。

技术领域

本发明一般涉及集成电路技术领域，特别涉及一种基于低频参考时钟的时间交织系统中通道失配校准方法及其电路。

背景技术

时间交织(TI)的模数转换器(ADC)已在高速通信系统中得到广泛采用，从而以合理的功耗实现了准确的数据恢复。TI结构通过放宽每个通道的工作速度来利用功率高效的子ADC，而其固有的通道失配(失调(offset)，增益(gain)和偏斜(skew)误差)限制了总体ADC性能。此外，随着ADC转换速度达到50GHz以上，即使在最先进的工艺技术中，也无法驱动单相高频时钟源作为每个通道ADC的采样时钟。因此，最近的超高速ADC从具有不同相位的多个主时钟源(即，差分相位或正交相位时钟源)生成采样相位，这在TI ADC中引入显著的偏斜误差。

已经以背景或前台方式开发了各种校准算法以解决通道失配。在背景方法中，通过使用额外的参考通道或预期的输入统计数据对通道ADC输出进行补偿。基于参考通道的技术可确保较高的校准性能，但会导致与参考通道相关的额外硬件复杂性。另一方面，当校准依赖于输入统计信息时，ADC性能可能会受到输入信号的频率、幅度、失真等特性的影响，而这些特性在许多应用中很难预测。结果，尽管背景方法可以根据工艺、电压和温度(PVT)的变化来适应ADC的运行而不会中断数据转换，但在业界并不是很受欢迎。

另一方面，采用已知参考信号和专用时隙的前台方法可以在误差检测和补偿中提供灵活性和鲁棒性。尽管已有很长的历史，但尚未建立用于校准TIADC的全面前台方法，尤其是在处理偏斜误差时。最近，一种直观的解决方案发表在“T.Miki,“A 2-GS/s 8-bitTime-Interleaved SAR ADC for Millimeter-Wave Pulsed Radar Baseband SoC”,IEEEJ.Solid-State Circuits.”中。这种方法采用全速率参考时钟来检测子通道之间的偏斜错误。增益和失调误差可通过采用单独程序施加直流输入来校正。由于主时钟用作参考，因此它可以提供内置的测试功能。但是，对于超过50GS/s的转换速度，CMOS工艺技术无法承受全速率时钟处理，因此很难直接应用于未来的高速TI ADC。另外，在“T.Miki,“A 2-GS/s 8-bit Time-Interleaved SAR ADC for Millimeter-Wave Pulsed Radar Baseband SoC”,IEEE J.Solid-State Circuits.”中提出的最大斜率检测容易受到抖动和参考时钟上升/下降时间的影响。

发明内容

本发明的目的在于提供一种基于低频参考时钟的通道失配校准方法及其电路，宽松了TI结构对时钟源的速度要求，可以使其在超高速TI ADC中广泛应用。

本申请公开了一种基于低频参考时钟的通道失配校准电路，包括：

时钟生成电路，用于生成低频参考时钟信号和多路采样时钟，所述低频参考时钟信号的频率低于所述多路采样时钟；

多个采样电路，分别接收所述低频参考时钟信号和多路采样时钟中的一路，所述多个采样电路以采样速率分别对所述低频参考时钟信号进行采样，其中，所述低频参考时钟信号的频率与所述采样速率之间的比例设置为相对于所述多路采样时钟的数目的质数；