“钟英权”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果25个，建议您升级VIP下载更多相关专利

[发明专利]一种高速串行接口芯片的具有预判决的接收端均衡电路-CN202310863680.9在审
发明人：冯飞;王浩南;黄永恒;高翔;钟英权 -专利权人：集益威半导体（上海）有限公司
申请日： 2023-07-13 - 公布日： 2023-10-20 - 主分类号： G06F13/42 文献下载
摘要：本申请涉及通信技术领域，公开了一种高速串行接口芯片的具有预判决的接收端均衡电路，包括依次连接的多个前向节点、主节点以及多个后向节点，相邻节点之间连接有延迟单元，其中，距离主节点最远的前向节点接收模数转换器的输出值；多个乘法器，每个乘法器连接主节点、多个前向节点和多个后向节点中的每一个节点；一个或多个后向预判决器，每个后向预判决器连接于多个后向节点中远离主节点的若干个后向节点的每一个后向节点与对应乘法器之间；以及第一加法器，第一加法器连接多个乘法器的输出端。本申请通过一种使用预判决器的前向反馈均衡器实现方式，在保证性能符合要求的前提下降低前向反馈均衡器实现时的面积和功耗需求。
一种高速串行接口芯片具有判决接收均衡电路

[发明专利]一种高速串行接口芯片的接收端均衡器自适应方法-CN202310862902.5在审
发明人：冯飞;王浩南;黄永恒;高翔;钟英权 -专利权人：集益威半导体（上海）有限公司
申请日： 2023-07-13 - 公布日： 2023-10-10 - 主分类号： H04L25/03 文献下载
摘要：本申请涉及通信技术领域，公开一种高速串行接口芯片的接收端均衡器自适应方法及电路，该方法包括：数字均衡器接收模数转换器的输出值及自适应算法模块输出的各节点的系数；通过数字均衡器将模数转换器的输出值与对应节点的系数相乘并相加后输出；通过判决器对数字均衡器的输出进行判决并得到判决数据；计算判决数据与理想值之间的误差并得到初步误差值；自适应算法模块将初步误差值与死区门限进行比较并确定使用误差值，当初步误差值在死区门限范围内时，使用误差值为0，当初步误差值在死区门限的范围外时，使用误差值等于初步误差值。本申请通过设置误差死区门限，一定条件下停止系数更新，在不过度影响性能的前提下降低功耗。
一种高速串行接口芯片接收均衡器自适应方法

[发明专利]四路或八路时序交织的高速数模转换器-CN202310109589.8有效
发明人：王楠;姚豫封;李承哲;钟英权 -专利权人：集益威半导体（上海）有限公司
申请日： 2023-02-13 - 公布日： 2023-07-04 - 主分类号： H03M1/66 文献下载
摘要：本申请公开一种四路或八路时序交织的高速数模转换器。该四路时序交织高速数模转换器包括若干数模转换单元，每个包括：两组差分的若干个锁存模块和若干个转换模块，每个锁存模块包括：第一至第六晶体管、第一和第二反相器，第一和第二晶体管的栅极接收一路输入时钟信号，第二晶体管的源极连接第三晶体管的漏极，第三晶体管的栅极接收一比特的输入数据，第一和第二晶体管的漏极均连接第一反相器的输入端，第一反相器的输出端连接第五晶体管的栅极，第四和第六晶体管的栅极接收另一路输入时钟信号，第四和第五晶体管的漏极均连接第二反相器的输入端，第五晶体管的源极连接第六晶体管的漏极；每个转换模块包括：第七晶体管和若干个第八晶体管。
四路八路时序交织高速数模转换器

[发明专利]模拟接收前端电路-CN202211058847.6有效
发明人：姚豫封;詹三一;李承哲;钟英权 -专利权人：集益威半导体（上海）有限公司
申请日： 2022-08-31 - 公布日： 2023-07-04 - 主分类号： H04B1/16 文献下载
摘要：本申请公开了一种模拟接收前端电路，包括：一对输入接口电路，一对输入接口电路各自包括：第一至第三电感、接口电阻以及静电保护单元，其中，第一至第三电感依次连接，第一电感的另一端接收差分输入信号，第三电感的另一端连接接口电阻的一端，第一和第二电感之间的节点连接静电保护单元；运算放大器，其正相输入端接收共模电压，负相输入端与输出端相连并连接一对输入接口电路的两个接口电阻的另一端；衰减器，其包括一对衰减支路；均衡器，均衡器连接衰减器的差分输出并进行频率的幅度调节。本申请提供的应用于PAM4中的模拟接收前端电路，结构相对简单、功耗低和线性度高。
模拟接收前端电路

[发明专利]相位插值器的误差校准电路及方法-CN202211425788.1在审
发明人：黄永恒;陈泽;王浩南;蔡敏卿;李承哲;钟英权 -专利权人：集益威半导体（上海）有限公司
申请日： 2022-11-14 - 公布日： 2023-05-26 - 主分类号： G06F1/06 文献下载
摘要：本申请公开了一种相位插值器的误差校准电路及方法，电路包括：数字电路、时钟信号产生电路、相位插值器、模拟电路、模数转换器和参考时钟产生电路。数字电路用于产生延时控制字并输出到时钟信号产生电路，产生相位控制器并输出到相位插值器，并且产生参考时钟控制信号并输出到参考时钟产生电路。时钟信号产生电路用于产生多相位采样时钟并输出到相位插值器，相位插值器用于接收多相位采样时钟，模拟电路连接于相位插值器与模数转换器之间。参考时钟产生电路用于产生参考时钟并输出到模数转换器，模数转换器根据多相位采样时钟对参考时钟进行采样并将采样值输出到数字电路。本申请可以有效提高相位插值器的精度。
相位插值器误差校准电路方法

[发明专利]基于相位插值器的时钟偏斜校准电路-CN202211065860.4有效
发明人：罗鲍;蔡敏卿;李承哲;钟英权 -专利权人：集益威半导体（上海）有限公司
申请日： 2022-08-31 - 公布日： 2023-05-23 - 主分类号： H03M1/10 文献下载
摘要：本申请公开了一种基于相位插值器的时钟偏斜校准电路，其包括：偏置电压生成电路，根据数模转换电路输出生成超前相位和滞后相位控制信号；至少一级延迟控制电路，每级包括相位超前单元、第一延迟单元、相位滞后单元、第二延迟单元和连接单元。相位超前单元接收输入时钟信号并根据超前相位和滞后相位控制信号输出相位超前时钟信号到连接单元，第一延迟单元接收输入时钟信号并输出第一延迟时钟信号到连接单元，连接单元输出到第二延迟单元及下级相位超前单元和第一延迟单元。第二延迟单元接收连接单元输出并输出第二延迟时钟信号到相位滞后单元，接收第二延迟时钟信号并根据超前相位和滞后相位控制信号输出相位滞后时钟信号到连接单元。
基于相位插值器时钟偏斜校准电路

[发明专利]高线性度无尾电流舵数模转换器-CN202211067876.9有效
发明人：王楠;李承哲;钟英权 -专利权人：集益威半导体（上海）有限公司
申请日： 2022-09-01 - 公布日： 2023-05-23 - 主分类号： H03M1/06 文献下载
摘要：本申请公开一种高线性度无尾电流舵数模转换器，包括：若干比特数模转换单元、运算放大器和电流源，每个单元包括：第一和第二负载PMOS晶体管、第一和第二负载电阻、第一至第四NMOS晶体管，第一负载PMOS晶体管漏极连接第一NMOS晶体管漏极和第一负载电阻一端，第二负载PMOS晶体管漏极连接第二NMOS晶体管漏极和第二负载电阻一端，第一NMOS晶体管源极连接第三NMOS晶体管漏极，第二NMOS晶体管源极连接第四NMOS晶体管漏极，第三和第四NMOS晶体管栅极各连接一对差分输入信号。第一和第二负载PMOS晶体管栅极连接运放输出，第一和第二负载电阻另一端连接运放正相输入端，运放负向输入端连接参考电压。电流源连接第一和第二NMOS晶体管栅极。在高速高摆幅应用中实现高线性化无尾DAC。
线性度无尾电流数模转换器

[发明专利]电压缓冲器-CN202211058871.X有效
发明人：蔡敏卿;陈晨;姚豫封;李承哲;钟英权 -专利权人：集益威半导体（上海）有限公司
申请日： 2022-08-31 - 公布日： 2023-04-18 - 主分类号： G05F1/56 文献下载
摘要：本申请公开了一种电压缓冲器，包括：第一至第六晶体管、第一和第二反馈支路；第一和第二晶体管的栅极分别连接一对差分输入信号，源极分别输出一对差分输出信号，漏极分别通过第五和第六晶体管连接电源端，第一晶体管的源极连接第三晶体管的漏极，第二晶体管的源极连接第四晶体管的漏极，第三和第四晶体管的源极均连接地端；第一反馈支路包括：第七至第九晶体管、第一电流源以及第一电阻。第二反馈支路包括：第十至第十二晶体管、第二电流源以及第二电阻。本申请可以在低电源电压下工作，实现低功耗，同时保持速度和线性度。
电压缓冲器

[发明专利]具有公共栅极阶段反馈的翻转电压跟随器-CN202211420866.9在审
发明人：苗凯博;蔡敏卿;陈晨;李承哲;钟英权 -专利权人：集益威半导体（上海）有限公司
申请日： 2022-11-11 - 公布日： 2023-03-07 - 主分类号： G05F1/56 文献下载
摘要：本申请公开一种具有公共栅极阶段反馈的翻转电压跟随器，包括：第一至第十一晶体管、调节电阻，第一至第三晶体管的源极连接电源端，第一晶体管的漏极及第一至第三晶体管的栅极连接第一偏置电流源；第二和第四晶体管的漏极、第六晶体管的源极及调节电阻一端相连，第四晶体管的源极连接第八晶体管的漏极，第六和第八晶体管的栅极及第十晶体管的漏极和栅极相连；第三和第五晶体管的漏极、第七晶体管的源极及调节电阻另一端相连，第五晶体管的源极连接第九晶体管的漏极，第七晶体管的漏极、第九晶体管的栅极及第十一晶体管的漏极和栅极相连；第六晶体管和第七晶体管的栅极连接偏置电压。本申请为电路直流偏置点设计提供了更多的设计自由度和鲁棒性。
具有公共栅极阶段反馈翻转电压跟随

[发明专利]动态功耗管理系统-CN202211426734.7在审
发明人：黄永恒;王晖;王浩南;钟英权 -专利权人：集益威半导体（上海）有限公司
申请日： 2022-11-14 - 公布日： 2023-03-07 - 主分类号： H04L27/01 文献下载
摘要：本申请公开了一种动态功耗管理系统，包括：均衡算法电路、载波恢复算法电路和IQ不平衡算法电路；均衡算法系数更新电路，连接于载波恢复算法电路的输出端并提供均衡算法更新系数到均衡算法电路；载波恢复频偏和相噪计算电路，连接于均衡算法电路的输出端并提供载波恢复频偏和相噪系数到载波恢复算法电路；IQ不平衡算法系数更新电路，连接于IQ不平衡算法电路的输出端并提供IQ不平衡算法系数到IQ不平衡算法电路；信噪比上报电路，获取整个系统的信噪比；管理电路，根据信噪比确定均衡算法更新系数、载波恢复频偏和相噪系数以及IQ不平衡算法系数。本申请可以降低芯片功耗。
动态功耗管理系统

[发明专利]基于延时锁定环路的1.5分频器-CN202110864348.5在审
发明人： 钟英权;李承哲 -专利权人：集益威半导体（上海）有限公司
申请日： 2021-07-29 - 公布日： 2023-02-03 - 主分类号： H03L7/18 文献下载
摘要：本申请涉及集成电路技术领域，公开了一种基于延时锁定环路的1.5分频器，包括：除1.5分频器和延时锁定环路，所述延时锁定环路包括压控延时单元、鉴相器、低通滤波器和误差放大器。所述除1.5分频器根据一对正相和反相时钟信号输出占空比为1/3，分频比为1.5的分频信号到所述鉴相器和所述压控延时单元，所述压控延时单元将所述分频信号延时一定时间输出到所述鉴相器。所述鉴相器对所述分频信号和延时的分频信号进行逻辑运算形成占空比为1/2的分频信号并转换为一对差分信号输出。所述一对差分信号依次经过所述低通滤波器和所述误差放大器输出到所述压控延时单元。
基于延时锁定环路 1.5 分频器

[发明专利]基于相位插值器的1.5分频器-CN202110866194.3在审
发明人：李承哲;陈泽;钟英权 -专利权人：集益威半导体（上海）有限公司
申请日： 2021-07-29 - 公布日： 2023-02-03 - 主分类号： H03K23/68 文献下载
摘要：本申请涉及集成电路技术领域，公开了一种基于相位插值器的1.5分频器，包括：依次连接的除1.5分频器、相位插值器和占空比调节模块。所述除1.5分频器根据一对正相和反相时钟信号输出一对正相和反相的占空比为1/3，分频比为1.5的分频信号，并且，所述一对分频信号的相位相差1/3周期。所述相位插值器将所述一对分频信号的信号沿变缓并输出插值信号到所述占空比调节模块，所述插值信号的相位为所述一对分频信号的相位的平均值。所述占空比调节模块将所述插值信号的占空比调节为1/2。
基于相位插值器 1.5 分频器

[发明专利]多相位时钟信号产生电路-CN202211058840.4在审
发明人：陈泽;李承哲;徐豪杰;钟英权 -专利权人：集益威半导体（上海）有限公司
申请日： 2022-08-31 - 公布日： 2022-12-02 - 主分类号： H03K5/135 文献下载
摘要：本申请公开了一种多相位时钟信号产生电路，包括：依次串联连接的延迟单元、第一多相位滤波器、第一信号转换器、第二多相位滤波器、第三多相位滤波器和第二信号转换器。所述延迟单元接收两相位或四相位时钟信号并输出四相位或八相位时钟信号到所述第一多相位滤波器；所述第一多相位滤波器、第二多相位滤波器和第三多相位滤波器各自将所述四相位或八相位时钟信号的相位误差转换为幅度误差；所述第一信号转换器和第二信号转换器各自将所述四相位或八相位时钟信号的幅度误差放大到满摆幅从而消除所述幅度误差。该多相位时钟信号产生电路宽频率范围，高精度，结构简单。
多相时钟信号产生电路

[发明专利]占空比调节电路-CN202211058848.0在审
发明人：詹三一;李承哲;钟英权 -专利权人：集益威半导体（上海）有限公司
申请日： 2022-08-31 - 公布日： 2022-12-02 - 主分类号： H03M1/10 文献下载
摘要：本申请公开了一种占空比调节电路，包括：第一和第二时钟传输通道，各自包括若干级反相器，第一级反相器各自接收一路时钟信号；电流调节电路，其包括第一调节支路和第二调节支路，各自包括：第一至第四PMOS晶体管，第一至第三NMOS晶体管，第一至第四PMOS晶体管的源极均连接电源端，第二PMOS晶体管的漏极、第一NMOS晶体管的漏极、以及第一至第三NMOS晶体管的栅极均相连，第一至第三NMOS晶体管的源极均连接地端。该占空比调节电路具有电路结构相对简单，占空比调节能力强，功耗超低等优点。具有电路结构相对简单，占空比调节能力强，功耗超低等优点。
调节电路

[发明专利]集成2:1多路复用器的数模转换器-CN202211067891.3在审
发明人：王楠;吴春晖;李承哲;钟英权 -专利权人：集益威半导体（上海）有限公司
申请日： 2022-09-01 - 公布日： 2022-11-29 - 主分类号： H03M1/66 文献下载
摘要：本申请公开一种集成2:1多路复用器数模转换器，包括：若干个比特数模转换单元和差分信号输入级，每个数模换砖单元包括：电流镜，包括第一和第二NMOS晶体管，栅极均耦合到偏置电压，源极分别耦合到第一和第二节点；第三至第六NMOS晶体管，第三和第四NMOS晶体管漏极均耦合第一节点，第五和第六NMOS晶体管漏极均耦合第二节点，第三和第五NMOS晶体管栅极分别耦合第一对差分信号，第四和第六NMOS晶体管栅极分别耦合第二对差分信号；差分信号输入级包括第一至第八与非门和第一至第四反相器。本申请通过采用4相位时钟，解决了传统2:1多路复用器对时钟速度的要求。
集成多路复用数模转换器

1
2
下一页»
尾页
共 25 条