[发明专利]配置用于正电压和负电压生成的电荷泵电路

说明书

本公开的各实施例涉及配置用于正电压和负电压生成的电荷泵电路。一种电荷泵，包括中间节点，中间节点被电容性地耦合以接收在接地和正供电电压之间振荡的第一时钟信号，该中间节点生成在第一电压和第二电压之间振荡的第一信号。电平移位电路响应于第二时钟信号而移位第一信号，以生成在第一电压和第三电压之间振荡的第二信号。CMOS开关电路包括：第一晶体管，具有耦合到输入的源极；第二晶体管，具有耦合到输出的源极，并且具有被耦合以接收第二信号的栅极。CMOS开关电路的公共漏极被电容性地耦合以接收第一时钟信号。当正泵浦时，第一电压是第二电压的两倍，并且第三电压是接地。当负泵浦时，第一电压和第三电压极性相反，并且第二电压是接地。

相关申请的交叉引用

本申请要求于2019年08月12日提交的美国临时专利申请号62/885533的优先权，其公开内容通过引用合并于此。

技术领域

本发明涉及被配置为生成正电压和负电压的电荷泵电路。

背景技术

参考图1A，其示出了针对正电荷泵电路100p的电路图。电路100p包括：n沟道MOS晶体管MN1和n沟道MOS晶体管MN2，n沟道MOS晶体管MN1具有耦合到供电节点102的源极端子和耦合到中间节点NA1的漏极端子；n沟道MOS晶体管MN2具有耦合到供电节点102的源极端子和耦合到中间节点NA2的漏极端子。电路100p还包括：p沟道MOS晶体管MP1和p沟道MOS晶体管MP2，p沟道MOS晶体管MP1具有耦合到输出节点104的源极端子和耦合到节点NA1的漏极端子；p沟道MOS晶体管MP2具有耦合到输出节点104的源极端子和耦合到中间节点NA2的漏极端子。晶体管MN1和MP1的栅极端子连接在一起，并且进一步连接到中间节点NA2。晶体管MN2和MP2的栅极端子连接在一起，并且进一步连接到中间节点NA1。晶体管MN1、MN2、MP1和MP2形成CMOS锁存器电路。

电容器C1具有耦合到节点NA1的一个端子，并且具有被耦合以接收时钟信号CK的逻辑反相的另一个端子，该逻辑反相由CMOS反相器电路106生成，CMOS反相器电路106由正供电电压Vdd供电并且接收时钟信号CK作为输入。电容器C2具有耦合到节点NA2的一个端子，并且具有被耦合以接收时钟信号CKN(其为时钟信号CK的逻辑反相)的逻辑反相的另一个端子，该逻辑反相由CMOS反相器电路108生成，CMOS反相器电路108由正供电电压Vdd供电并且接收时钟信号CKN作为输入。

电路100p的负载106由负载电容器Cload示意性地表示，该负载电容器Cload具有耦合到输出节点104的一个端子，并且具有耦合到接地节点的第二端子，并且电流源Iload耦合在输出节点104和接地节点之间。

供电节点102被配置为接收正供电电压Vdd。输出节点104被配置为生成增加的正输出电压Vpos，其中Vpos大约为2*Vdd。

参考图1B，其示出了负电荷泵电路100n的电路图。电路100n包括：p沟道MOS晶体管MP1，具有耦合到供电节点102的源极端子和耦合到中间节点NA1的漏极端子；以及p沟道MOS晶体管MP2，具有耦合到供电节点102的源极端子和耦合到中间节点NA2的漏极端子。电路100n还包括：n沟道MOS晶体管MN1，具有耦合到输出节点104的源极端子和耦合到中间节点NA1的漏极端子；以及n沟道MOS晶体管MN2，具有耦合到输出节点104的源极端子和耦合到中间节点NA2的漏极端子。晶体管MN1和MP1的栅极端子连接在一起，并且进一步连接到中间节点NA2。晶体管MN2和MP2的栅极端子连接在一起，并且进一步连接到中间节点NA1。晶体管MN1、MN2、MP1和MP2形成CMOS锁存器电路。