[发明专利]配置用于正电压和负电压生成的电荷泵电路在审
| 申请号: | 202010804233.2 | 申请日: | 2020-08-11 |
| 公开(公告)号: | CN112398332A | 公开(公告)日: | 2021-02-23 |
| 发明(设计)人: | V·拉纳 | 申请(专利权)人: | 意法半导体国际有限公司 |
| 主分类号: | H02M3/07 | 分类号: | H02M3/07 |
| 代理公司: | 北京市金杜律师事务所 11256 | 代理人: | 董莘 |
| 地址: | 瑞士*** | 国省代码: | 暂无信息 |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | |||
| 搜索关键词: | 配置 用于 电压 生成 电荷 电路 | ||
1.一种电荷泵电路,包括:
输入电压节点;
输出电压节点;
第一晶体管和第二晶体管,处于交叉耦合配置,其中所述第一晶体管被耦合在所述输入电压节点与第一中间节点之间,并且所述第二晶体管被耦合在所述输入电压节点与第二中间节点之间;
其中所述第一中间节点和所述第二中间节点被电容性地耦合以接收第一时钟信号和第二时钟信号,所述第一时钟信号和所述第二时钟信号彼此逻辑反相;
第一CMOS开关电路,包括第一晶体管和第二晶体管,所述第一晶体管具有被耦合以在所述第一中间节点处接收第一信号的源极节点,所述第二晶体管具有被耦合以接收第三时钟信号的源极节点,其中所述第二时钟信号是所述第三时钟信号的逻辑反相;
第二CMOS开关电路,包括第三晶体管和第四晶体管,所述第三晶体管具有被耦合以在所述第二中间节点处接收第二信号的源极节点,所述第四晶体管具有被耦合以接收第四时钟信号的源极节点,其中所述第一时钟信号是所述第四时钟信号的逻辑反相;
第三CMOS开关电路,包括第五晶体管和第六晶体管,所述第五晶体管具有耦合到所述输入节点的源极节点,所述第六晶体管具有耦合到所述输出节点的源极节点,并且其中所述第五晶体管和所述第六晶体管中的至少一个晶体管的栅极节点被耦合以在所述第一CMOS开关电路的公共漏极处接收第三信号;
第四CMOS开关电路,包括:第七晶体管,具有耦合到所述输入节点的源极节点;第八晶体管,具有耦合到所述输出节点的源极节点;并且其中所述第七晶体管和所述第八晶体管中的至少一个晶体管的栅极节点被耦合以在所述第二CMOS开关电路的公共漏极处接收第四信号;
其中所述第三CMOS开关电路的公共漏极和所述第四CMOS开关电路的公共漏极被电容性地耦合以分别接收所述第一时钟信号和所述第二时钟信号。
2.根据权利要求1所述的电荷泵电路,其中所述第五晶体管和所述第六晶体管两者的所述栅极节点被耦合以接收所述第三信号,并且其中所述第七晶体管和所述第八晶体管两者的所述栅极节点被耦合以接收所述第四信号。
3.根据权利要求1所述的电荷泵电路,被配置用于作为正电荷泵操作,其中:
所述输入电压节点接收正供电电压;并且
所述输出电压节点生成实质上等于所述正供电电压的两倍的正输出电压。
4.根据权利要求1所述的电荷泵电路,被配置用于作为正电荷泵操作,其中:
所述输入电压节点接收正供电电压;并且
所述第一晶体管、所述第二晶体管、所述第三晶体管和所述第四晶体管的栅极节点接收所述正供电电压。
5.根据权利要求1所述的电荷泵电路,被配置用于作为正电荷泵操作,其中:
所述输入电压节点接收正供电电压;
所述第一晶体管和所述第二晶体管的栅极节点被耦合以接收所述第二信号;并且
所述第三晶体管和所述第四晶体管的栅极节点被耦合以接收所述第一信号。
6.根据权利要求1所述的电荷泵电路,被配置用于作为正电荷泵操作,其中所述第一晶体管和所述第三晶体管是p沟道晶体管。
7.根据权利要求1所述的电荷泵电路,被配置用于作为正电荷泵操作,其中所述第五晶体管和所述第七晶体管是n沟道晶体管。
8.根据权利要求1所述的电荷泵电路,被配置用于作为正电荷泵操作,其中:
所述输入电压节点接收正供电电压;并且
所述第一信号和所述第二信号在实质上等于所述正供电电压的第一电压与实质上等于所述正供电电压的两倍的第二电压之间振荡。
9.根据权利要求8所述的电荷泵电路,其中所述第三信号和所述第四信号在所述第二电压和接地电压之间振荡。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于意法半导体国际有限公司,未经意法半导体国际有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202010804233.2/1.html,转载请声明来源钻瓜专利网。
- 上一篇:装订系统
- 下一篇:静电放电保护电路和其结构





