[发明专利]存储器系统

说明书

实施方式实现能够有效地利用非易失性存储器的存储区域的存储器系统。实施方式的存储器系统的控制器针对多个第1块，分别执行多次第1动作，该第1动作包括以用于向每一存储单元写入m比特的数据的第1写入模式写入数据的写入动作、以及擦除动作。控制器在第2块不是不良块的期间，针对第2块，执行多次第2动作，该第2动作包括以用于向每一存储单元写入n比特的数据的第2写入模式写入数据的写入动作、以及擦除动作。在第2块为不良块的情况下，控制器从多个第1块中选择一个第1块，以第2写入模式向所选择的一个第1块写入数据。

关联申请

本申请享受以日本专利申请2020－5292号(申请日：2020年1月16日)为基础申请的优先权。本申请通过参照该基础申请而包括基础申请的全部内容。

技术领域

本发明的实施方式涉及对非易失性存储器进行控制的技术。

背景技术

近年来，具备非易失性存储器的存储器系统广泛得到普及。作为这样的存储器系统之一，已知具备NAND型闪存的固态硬盘(SSD)。

SSD被用作数据中心的服务器那样的各种主计算机系统的储存设备。

SSD中，需要实现用于使非易失性存储器的存储区域能够有效利用的新的技术。

发明内容

本发明的实施方式提供能够有效利用非易失性存储器的存储区域的存储器系统。

根据实施方式，能够连接于主机的存储器系统具备：非易失性存储器，包含分别为数据擦除动作的单位的多个块；缓冲器；以及控制器，与所述非易失性存储器及所述缓冲器电连接。所述控制器针对所述多个块之中的多个第1块，分别执行多次第1动作，该第1动作包括以用于向每一存储单元写入m比特的数据的第1写入模式写入数据的写入动作、以及擦除动作。所述控制器在所述多个块之中的第2块不是不良块的期间，针对所述第2块，执行多次第2动作，该第2动作包括以用于向每一存储单元写入n比特的数据的第2写入模式写入数据的写入动作、以及擦除动作。所述m为2以上的整数，所述n为1以上且小于所述m的整数。所述第2动作的所述写入动作包括以下动作：对应于从所述主机接收到用于使所述多个第1块中的某一个第1块的状态从被分配为能够进行数据的写入的写入目的地块的第1状态转移到写入被中断的第2状态的第1请求的情况，将与针对所述第1请求所指定的第1块的已接收的一个以上的写入请求建立了关联的写入数据之中的、未传送给所述缓冲器的第1写入数据写入到所述第2块。所述控制器在所述第2块为不良块的情况下，对应于从所述主机接收到用于使所述多个第1块中的某一个第1块的状态从所述第1状态转移到所述第2状态的第2请求的情况，从所述多个第1块中选择一个第1块，将与针对所述第2请求所指定的第1块的已接收的一个以上的写入请求建立了关联的写入数据之中的、未传送给所述缓冲器的第2写入数据，以所述第2写入模式写入到所选择的所述一个第1块。

附图说明

图1是表示实施方式的存储器系统与主机的关系的框图。

图2是表示实施方式的存储器系统的构成例的框图。

图3是表示作为用户数据存储区域使用的多个四层单元块(QLC块)与由多个QLC块共享的共享闪存缓冲器的关系的框图。

图4是表示作为共享闪存缓冲器使用的QLC缓冲器的框图。

图5是表示作为共享闪存缓冲器使用的单层单元缓冲器(SLC缓冲器)的框图。

图6是表示实施方式的存储器系统中使用的多个通道与多个NAND型闪存裸片(die)的关系的框图。

图7是表示实施方式的存储器系统中使用的某个块组(超级块)的构成例的图。

图8是用于说明以向每一个存储单元写入4比特的模式向QLC块写入数据的动作的图。