[发明专利]容错计算方法及其容错计算装置、存储介质和计算机设备

说明书

本发明公开了一种用于神经网络并行计算架构的容错计算方法及其容错计算装置、存储介质和计算机设备，容错计算方法包括：获取图像数据并输入至并行计算单元阵列；确定所述并行计算单元阵列中的重复计算单元组，所述重复计算单元组中的计算单元位于同一行且同一时刻接收的图像数据相同；判断所述重复计算单元组的各个计算单元在同一时刻的乘积是否相同，若不相同，则确定所述重复计算单元组中存在错误计算单元；重新确定所述错误计算单元的乘积。基于图像数据存在局部相同的特性，通过对相近的计算单元的乘积进行比较，以确定各个计算单元是否错误，并对错误的计算单元进行修正，从而降低计算单元的故障率，提高神经网络的计算准确率。

技术领域

本发明属于数据处理技术领域，具体地讲，涉及用于神经网络并行计算架构的容错计算方法及其容错计算装置、计算机可读存储介质、计算机设备。

背景技术

神经网络处理器正朝着低功耗和高可靠性的方向发展。随着半导体技术的进步，器件尺寸正向深亚微米的深处迈进，器件的物理缺陷，设备老化问题以及特定的应用环境，比如航空航天和军工等，对神经网络处理器的可靠性提出了更高的要求。目前针对神经网络处理器容错性的研究往往集中在网络结构，算法以及训练方法的改进，和储存参数及中间结果的静态随机存取存储器(Static Random-Access Memory，简称SRAM)。对于神经网络计算单元容错能力的研究可谓凤毛麟角。而随着神经网络模型层数的增大，更高的计算性能也使得计算单元的容错性变的不可忽视。最新的神经网络具有数百万个卷积运算参数，因此为之设计的专用神经网络加速器需要大量的乘法器以应对数十亿次的矩阵乘法运算，计算单元面积的增大往往意味着更高的故障发生率。

发明内容

(一)本发明所要解决的技术问题

本发明解决的技术问题是：如何检测各个计算单元的计算结果是否正确以及时对错误结果进行改正。

(二)本发明所采用的技术方案

一种神经网络并行计算架构的容错计算方法，所述容错计算方法包括：

获取图像数据并输入至并行计算单元阵列；

确定所述并行计算单元阵列中的重复计算单元组，所述重复计算单元组中的计算单元位于同一行且同一时刻接收的图像数据相同；

判断所述重复计算单元组的各个计算单元在同一时刻的乘积是否相同，若不相同，则确定所述重复计算单元组中存在错误计算单元；

重新确定所述错误计算单元的乘积。

优选地，所述重复计算单元组的数量为多个，且每个所述重复计算单元组包括两个相邻的计算单元。

优选地，所述重新确定所述错误计算单元的乘积的方法包括：

若所述重复计算单元组的两个计算单元在同一时刻的乘积不相同，则确定所述重复计算单元组的两个计算单元均为错误计算单元；

重新计算两个错误计算单元的乘积。

优选地，重新确定所述错误计算单元的乘积的方法包括：

若所述重复计算单元组的其中两个计算单元在同一时刻的乘积相同且另外一个计算单元的乘积不同，则确定乘积不同的计算单元为错误计算单元；

将乘积相同的两个计算单元的乘积作为错误计算单元的乘积。

优选地，重新确定所述错误计算单元的乘积的方法还包括：

若所述重复计算单元组的三个计算单元在同一时刻的乘积均不相同，则确定所述重复计算单元组的三个计算单元均为错误计算单元；

重新计算三个错误计算单元的乘积。