[发明专利]一种芯片互连方法

说明书

本申请公开了一种芯片互连方法，该方法包括：将多个第一封装元件层叠设置在基板上，第一封装元件包括至少一个主芯片和电连接结构，电连接结构与主芯片的功能面上的焊盘电连接且具有外露的位于第一封装元件侧面的部分；在层叠设置的多个第一封装元件的侧面设置弯折的电连接件，以使得多个第一封装元件通过电连接件与基板电连接；其中，电连接件的包括第一连接部以及自第一连接部非平行延伸的第二连接部，第一连接部与多个第一封装元件的侧面的电连接结构电连接，第二连接部与基板电连接。通过上述方式，本申请能够减小主芯片堆叠后所占用的空间并提高主芯片与基板连接的可靠性。

技术领域

本申请涉及半导体技术领域，特别是涉及一种芯片互连方法。

背景技术

随着电子产品的更新换代，愈发要求电子产品的功能更多元化而体积更精小化，因此对于能够实现不能功能的芯片的堆叠方式需要尽可能压缩其堆叠后的体积。

现有技术中，在3D堆叠时，通常采用硅通孔技术(TSV，Through Silicon Via)在堆叠后的主芯片上打一个贯穿的通孔，在通孔内填充导电材料以使主芯片之间以及基板实现互连；或者，采用交错层叠的方式，将主芯片正面的焊盘露出，进而通过打线的方式使主芯片之间以及基板实现互连。

但是，硅通孔技术的对于工艺的精度要求极高，且会降低主芯片的良品率，减小主芯片的强度，而交错层叠再打线的方式，主芯片交错层叠后所占的体积较大，并且打线连接存在不牢固的问题，因此需要一种新的芯片互连方法。

发明内容

本申请主要解决的技术问题是提供一种芯片互连方法，能够减小主芯片堆叠后所占用的空间并提高主芯片与基板连接的可靠性。

为解决上述技术问题，本申请采用的一个技术方案是：提供一种芯片互连方法，该方法包括：将多个第一封装元件层叠设置在基板上，所述第一封装元件包括至少一个主芯片和电连接结构，所述电连接结构与所述主芯片的功能面上的焊盘电连接且具有外露的位于所述第一封装元件侧面的部分；在层叠设置的所述多个第一封装元件的侧面设置弯折的电连接件，以使得所述多个第一封装元件通过所述电连接件与所述基板电连接；其中，所述电连接件的包括第一连接部以及自所述第一连接部非平行延伸的第二连接部，所述第一连接部与所述多个第一封装元件的侧面的所述电连接结构电连接，所述第二连接部与所述基板电连接。

其中，所述电连接件为柔性的导电基带，所述导电基带的第一表面设置有外露的导电部，所述导电部与所述基板和所述多个第一封装元件的电连接结构电连接。

其中，所述在层叠设置的所述多个第一封装元件的侧面设置弯折的电连接件，包括：将所述导电基带的一端与最远离所述基板的所述第一封装元件的上表面通过导电胶或非导电胶粘合；将所述导电基带另一端与所述基板表面通过所述导电胶粘合；其中，所述导电基带的所述另一端形成所述第二连接部；将所述导电基带两端之间的表面与层叠设置的所述多个第一封装元件的侧面通过所述导电胶压紧粘合；其中，所述导电基带的两端之间的部分形成所述第一连接部。

其中，所述将所述导电基带两端之间的表面与层叠设置的所述多个第一封装元件的侧面通过所述导电胶压紧粘合之后，包括：在所述导电基带的所述另一端与所述基板表面之间形成底填胶。

其中，所述基板设置有所述多个第一封装元件的表面平整。

其中，所述基板设置有所述多个第一封装元件的表面设有凹槽，所述电连接件为L型硅桥。

其中，所述将多个第一封装元件层叠设置在基板上，包括：将多个所述第一封装元件层叠设置于与所述凹槽相邻的所述基板的表面上，且所述多个第一封装元件的侧面与邻近所述凹槽的侧壁对齐；所述在层叠设置的所述多个第一封装元件的侧面设置弯折的电连接件包括：将所述L型硅桥的所述第一连接部与所述多个第一封装元件的侧面通过导电胶粘合；将所述L型硅桥的所述第二连接部与所述凹槽的底部之间固定。