[发明专利]一种压控振荡器结构及锁相环

说明书

本发明提供了一种压控振荡器结构及锁相环。上述的压控振荡器结构包括：电压‑电流转换模块，用于将上述压控振荡器的控制电压Vc转换为与其线性相关的控制电流Im；以及电流控制振荡模块，用于基于上述控制电流Im输出低振幅的振荡信号，以减低功耗。本发明还提供了一种包括上述压控振荡器结构的锁相环，根据本发明所提供的压控振荡器结构，能够实现低功耗、高线性度的设计指标，从而使得压控振荡器的增益Kvco较稳定，能够保证压控振荡器及包含其的锁相环具有较为优异的器件性能。

技术领域

本发明涉及半导体器件设计领域，尤其设计一种锁相环中的压控振荡器的设计。

背景技术

锁相环(Phase Locked Loop)具有稳频特性，其产生一系列准确而又稳定的周期频率信号，为系统内部的其他模块提供稳定的时钟频率。同时，锁相环可以纠正时钟信号的占空比以消除时钟在分布中产生的延时，保证不同模块之间时钟同步与同期。可以认为，锁相环座位时钟电路是集中芯片系统中的一个重要组成部分，具有广泛的应用场景。

目前集成在CMOS图像传感器芯片中的锁相环主流采用CMOS工艺。随着特征尺寸的不断缩减，其工作频率也达到了GHz。现在，锁相环设计主要关注的设计指标包括高速、高集成、宽可调、低电压、低功耗、低噪声等方面。常见的电荷泵型锁相环通常包括鉴相器、滤波器、压控振荡器和分频器。压控振荡器(Voltage Controlled Oscillator)用于产生内部的频率以和外部参考频率作比较，因此，是锁相环中的重要组成部分之一。可以说，压控振荡器的频率范围、噪声特性、功耗情况均大大影响了锁相环整体的性能。因此，在锁相环电路设计中，压控振荡器尤为重要。

目前现有常见的压控振荡器的结构如图1所示出的，压控振荡器采用全差分的环形振荡器，使用了三级完全相同的延时单元首尾反相相连，最后一级经过整形输出模块DTS输出。如图1所示出的，对于第一级延时单元，NM1、NM2为差分输入对管。PM2、PM3为锁相结构，用以加快翻转速度和提高稳定性。在此，PM1作为由控制电压Vc控制的电阻，而PM4，PM5同样受到外部输入电压Vc的控制，从而控制整个延时单元的电流和负载大小，最终控制压控振荡器输出的振荡频率。但是现有技术中存在的上述压控振荡器结构的功耗较高，且电压-频率之间线性度不高。因此，现有技术中存在压控振荡器的性能较差，无法形成性能优异的锁相环。

有鉴于此，希望能够开发一种新型的压控振荡器结构，能够改善现有技术中压控振荡器功耗较大

，电压-频率之间线性度不高的缺点，从而为形成低功耗、高性能的锁相环提供可能。

发明内容

以下给出一个或多个方面的简要概述以提供对这些方面的基本理解。此概述不是所有构想到的方面的详尽综览，并且既非旨在指认出所有方面的关键性或决定性要素亦非试图界定任何或所有方面的范围。其唯一的目的是要以简化形式给出一个或多个方面的一些概念以为稍后给出的更加详细的描述之序。

为了解决现有技术中的压控振荡器的功耗较大、电压-频率之间线性度较低的问题，本发明的一方面提供了一种压控振荡器结构，具体包括：

电压-电流转换模块，用于将上述压控振荡器的控制电压Vc转换为与其线性相关的控制电流Im；以及

电流控制振荡模块，用于基于上述控制电流Im输出低振幅的振荡信号，以减低功耗。

在上述压控振荡器结构的一实施例中，可选的，上述电流控制振荡模块为全差分的环形振荡器。

在上述压控振荡器结构的一实施例中，可选的，上述电流控制振荡模块包括n级反相级联的延时单元，最后一级延时单元的输出反相连接至第一级延时单元的输入端，其中

n为大于1的奇数。

在上述压控振荡器结构的一实施例中，可选的，各个延时单元包括：电流控制模块和差分对管；其中