[发明专利]一种基于FPGA的数据包精准延时方法及系统

权利要求书

1.一种基于FPGA的数据包精准延时方法，其特征在于，包括：

步骤A、响应数据包写入请求，确定当前数据链路状态，并根据所述当前数据链路状态判断所述数据包能否被写入，若能，则利用分配算法给所述数据包分配一个存储子空间，并给所述数据包打上时间戳后写入所分配的存储子空间中进行存储，同时，将该数据包的预设时延值写入所分配的存储子空间；若否，则丢弃该数据包；

步骤B、根据当前时间值与数据包的时间戳持续判断每个数据包在相应的存储子空间中的存储时间是否满足该数据包的时延要求，若是，则将该数据包输出至其对应的目标端口；若否，则继续判断不满足时延要求的数据包；

所述步骤B具体为：

利用当前时间值减去每个数据包的时间戳，得到与该数据包对应的存储时间；将所述存储时间与该数据包的预设时延值进行比较，当所述存储时间大于或等于所述预设时延值时，判断满足该数据包的时延要求，将该数据包输出至其对应的目标端口；若所述存储时间小于所述预设时延值，则该数据包当前不能被输出，等待下次判断；

所述存储子空间个数为n，采用1~n的序号对n个存储子空间进行标记；

所述步骤A中的分配算法包括：

步骤201：读取前一次的分配结果，得到多个前次未分配的存储子空间的序号，以及前次分配了的存储子空间中写入的数据包的预设时延值；

步骤202：对所述多个前次未分配的存储子空间的序号进行从小到大的排序，对前次被分配了的存储子空间，按照其写入的数据包的预设时延值的大小进行进行从小到大的排序；

步骤203：根据步骤202的排序结果，优先给本次待分配的数据包分配前次未分配且序号较小的存储子空间，若本次待分配的数据包个数大于前次未分配的存储子空间的个数，则覆盖前次被分配了的时延值较小的存储子空间；

步骤204：存储本次分配结果，以便下次分配使用。

2.如权利要求1所述的方法，其特征在于，所述当前数据链路状态包括：当前数据链路源端口到目标端口的映射关系，以及，当前数据链路目标端口的占用状态。

3.如权利要求2所述的方法，其特征在于，当数据包的源端口序号和目标端口序号不满足当前数据链路源端口到目标端口的映射关系时，判断该数据包为错误数据包，该数据包不能被写入；

或者，当前数据链路目标端口全部被占用时，该数据包不能被写入。

4.一种基于FPGA的数据包精准延时系统，其特征在于，包括：

计时器，用于记录时间，并用于根据DDR控制器的控制给数据包打上时间戳；

DDR控制器，用于响应数据包写入请求，确定当前数据链路状态，并根据所述当前数据链路状态判断所述数据包能否被写入，若能，则利用分配算法给所述数据包分配一个存储子空间，并控制所述计时器给该数据包打上时间戳，将打上时间戳后的数据包写入所分配的存储子空间中进行存储，以及，接收该数据包的预设时延值，并将该数据包的预设时延值写入所分配的存储子空间；若否，则丢弃该数据包；所述分配算法，包括：步骤201：读取前一次的分配结果，得到多个前次未分配的存储子空间的序号，以及前次分配了的存储子空间中写入的数据包的预设时延值；步骤202：对所述多个前次未分配的存储子空间的序号进行从小到大的排序，对前次被分配了的存储子空间，按照其写入的数据包的预设时延值的大小进行进行从小到大的排序；步骤203：根据步骤202的排序结果，优先给本次待分配的数据包分配前次未分配且序号较小的存储子空间，若本次待分配的数据包个数大于前次未分配的存储子空间的个数，则覆盖前次被分配了的时延值较小的存储子空间；步骤204：存储本次分配结果，以便下次分配使用；

DDR存储器，包括n个存储子空间，所述存储子空间用于根据所述DDR控制器的分配写入相应的数据包及其预设延时值；判断模块，用于根据当前时间值与数据包的时间戳持续判断每个数据包在相应的存储子空间中的存储时间是否满足该数据包的时延要求，若是，则将该数据包输出至其对应的目标端口；若否，则继续判断不满足时延要求的数据包；所述根据当前时间值与数据包的时间戳持续判断每个数据包在相应的存储子空间中的存储时间是否满足该数据包的时延要求，包括：利用当前时间值减去每个数据包的时间戳，得到与该数据包对应的存储时间；将所述存储时间与该数据包的预设时延值进行比较，当所述存储时间大于或等于所述预设时延值时，判断满足该数据包的时延要求，将该数据包输出至其对应的目标端口；若所述存储时间小于所述预设时延值，则该数据包当前不能被输出，等待下次判断；所述存储子空间个数为n，采用1~n的序号对n个存储子空间进行标记。