[发明专利]一种GPU板

说明书

本发明提出了一种GPU板，包括VR模块、若干GPU和若干buffer芯片。VR模块的PWRGD信号通过第一buffer芯片的电压转换输出第一GPU上电使能信号；第一GPU上电使能信号作为第二buffer芯片的输入信号；第一GPU在位检测信号作为第二buffer芯片的上电使能信号；输出第二GPU上电使能信号；如果第一GPU在位，则上电，第二GPU上电使能信号有效；如果第一GPU不在位，则跳过第一GPU，第二GPU上电使能信号有效；直至所有在位的GPU上电完成。本发明在节省CPLD同时，实现了错峰上电、任意在位板卡正常上电。使用BMC管理GPU的边带信号，响应速度快，提高了BMC的资源利用率。

技术领域

本发明属于GPU板设计技术领域，特别涉及一种GPU板。

背景技术

随着大数据、人工智能的发展，互联网客户对GPU计算资源的需求越来越多，传统服务器搭配GPU Box的硬件系统架构得到越来越广泛的应用。因此，一种用来承载GPU并与计算节点互联的GPU板得到越来越多的应用。当前，主流的GPU板是作为单独的节点来设计的，这样可以承载更多的GPU，满足客户大数据的计算需求，因此通常都有BMC实现带外管理功能。同时由于GPU上电时序及边带信号管理等需求，又加入了CPLD单元，来控制节点上电并管理GPU。但不同于CPU的是，GPU模块上电时序简单，只需要在板卡电ready后，向GPU发送Power Enable(PWREN)信号，待GPU返回Power Good(PWRGD)信号，再等待100ms后使能其PCIe Reset(PERST_N)信号即可。额外增加CPLD来控制这个时序，造成了一定的浪费。

当前的GPU板设计，通常使用BMC+CPLD的架构，BMC用来带外管理，CPLD实现GPU的上电控制并监控关键的边带信号，可以支持GPU错峰上电，在开发阶段安装任意数量GPU也能正常开机，不会因为GPU不全而上电失败，灵活性较强。同时也有少量产品采用BMC单独控制节点上电时序，以节省CPLD成本。现有技术，使用BMC+CPLD的设计方法，灵活性较强，但BMC和CPLD本身有大量GPIO资源使用不到，成本也更高，造成了很大的资源浪费。使用BMC控制节点上电的方法，由于BMC自带系统，上电后需要等一段时间才能Active，即上电后无法立即开机，非常不方便。同时BMC作为带外管理单元，一旦出现问题，整个GPU节点都有掉电的风险，不够安全，同时失去了BMC带外管理的优势。

发明内容

为了解决上述技术问题，本发明提出了一种GPU板，不需要使用CPLD，能够实现带CPLD的GPU板同等的上电控制效果。

为实现上述目的，本发明采用以下技术方案：

一种GPU板，包括VR模块、若干GPU和若干buffer芯片；

所述VR模块的VR_PWRGD信号通过第一buffer芯片的电压转换输出第一GPU上电使能信号；

所述第一GPU上电使能信号作为第二buffer芯片的输入信号；第一GPU在位检测信号PRSNT_N作为第二buffer芯片的上电使能信号；所述第二buffer芯片输出第二GPU上电使能信号；

如果第一GPU在位，则第一GPU上电，且第二GPU上电使能信号有效；如果第一GPU不在位，则跳过第一GPU，且第二GPU上电使能信号有效；直至所有在位的GPU上电完成。

进一步的，所述GPU板的core内核上电采用逐级上电。

进一步的，如果最后一个GPU的PWRGD信号有效，则所述PWRGD信号通过第N buffer芯片的电压转换输出GPU_PWR_OK信号。

进一步的，如果所有GPU均不在位，则所述第一GPU上电使能信号通过第N-1buffer芯片的电压转换输出GPU_PWR_OK信号。