[发明专利]一种GPU板

权利要求书

1.一种GPU板，其特征在于，包括VR模块、多个GPU、多个buffer芯片，其中多个buffer芯片包括第一类buffer芯片、第二类buffer#芯片和第三类buffer芯片；第一类buffer芯片至少包括第一buffer芯片；第二类buffer#芯片至少包括第一buffer#芯片；第三类buffer芯片至少包括Buff0、Buff1和Buff2；

所述VR模块的输出端通过VR_PWRGD信号连接至Buff0的输入端，所述Buff0的输出端和第一GPU的在位检测信号G0_PRSNT_N输入至所述第一buffer芯片；第一buffer芯片用于第一GPU未在位时向后传递第一GPU上电使能信号GPU0_PWREN，生成第二GPU的上电使能信号GPU1_PWREN；第一GPU的输出端通过GPU0_PWRGD信号和第一GPU的在位检测信号G0_PRSNT_N连接至第一buffer#芯片；所述第一buffer#芯片的输出端通过第二GPU的上电使能信号GPU1_PWREN和第二GPU的在位检测信号G1_PRSNT_N输入至Buff1芯片；所述Buff1芯片用于在所有GPU均不在位时输出GPU_PWR_OK信号；第一buffer#芯片用于在第一GPU在位时向后传递GPU0_PWRGD 信号，生成第二GPU的上电使能信号GPU1_PWREN；第二GPU的输出端通过GPU1_PWRGD信号和第二GPU的在位检测信号G1_PRSNT_N连接至Buff2芯片的输入端；所述Buff2芯片用于第二GPU在位时输出GPU_PWR_OK信号；

如果第一GPU在位，则第一GPU上电，且第二GPU上电使能信号有效；如果第一GPU不在位，则跳过第一GPU，且第二GPU上电使能信号有效；直至所有在位的GPU上电完成；具体为：

第一GPU上电完成后发出GPU0_PWRGD信号，此时第一GPU的在位检测信号G0_PRSNT_N为低电平，对应第一buffer#芯片使能端，GPU0_PWRGD向后传递，生成第二GPU的上电使能信号GPU1_PWREN；若第一GPU不在位，则第一GPU的在位检测信号G0_PRSNT_N为高电平，对应第一buffer芯片使能，第一GPU上电使能信号GPU0_PWREN向后传递，生成第二GPU的上电使能信号GPU1_PWREN；最终使所有在位GPU都成功上电。

2.根据权利要求1所述的一种GPU板，其特征在于，所述GPU板的core内核上电采用逐级上电。

3.根据权利要求1所述的一种GPU板，其特征在于，在所述GPU_PWR_OK信号有效后，延时时间T后，使所有GPU的在位检测信号PRSNT_N置于无效，并经过1转多的buffer芯片,发送给每个GPU。

4.根据权利要求3所述的一种GPU板，其特征在于，所述延时时间T为100ms。

5.根据权利要求1所述的一种GPU板，其特征在于，所述GPU板的边带信号通过GPIO信号由BMC管理。

6.根据权利要求5所述的一种GPU板，其特征在于，所述BMC还通过I2C和Expander芯片与GPU板的边带信号通信。