[发明专利]合封芯片的检测方法、装置及电子设备有效
申请号: | 202010571834.3 | 申请日: | 2020-06-22 |
公开(公告)号: | CN111856242B | 公开(公告)日: | 2021-09-07 |
发明(设计)人: | 李旺军;王健;孔晓琳;欧纲;邓海军;李闯;李安平 | 申请(专利权)人: | 深圳米飞泰克科技有限公司 |
主分类号: | G01R31/28 | 分类号: | G01R31/28 |
代理公司: | 深圳中一联合知识产权代理有限公司 44414 | 代理人: | 胡明强 |
地址: | 518000 广东省深圳市龙岗区宝龙*** | 国省代码: | 广东;44 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 芯片 检测 方法 装置 电子设备 | ||
1.一种合封芯片的检测方法,其特征在于,包括:
对合封芯片进行功能测试,确定所述合封芯片中主芯片与从芯片之间的通信状态;
根据所述合封芯片中主芯片与从芯片之间的通信状态,确定所述合封芯片的打线检测结果;
所述合封芯片包括一个主芯片和至少一个从芯片,所述对合封芯片进行功能测试,确定所述合封芯片中主芯片与从芯片之间的通信状态,包括:
发送测试指令至所述主芯片,所述测试指令用于所述主芯片读取各所述从芯片中存储的目标数据;
获取所述主芯片读取到各所述从芯片的目标数据;
对于每个从芯片,若获取的所述从芯片的目标数据与预设的所述从芯片对应的测试数据相同,则确定所述主芯片与从芯片之间的通信正常;
对应的,所述根据所述合封芯片中主芯片与从芯片之间的通信状态,确定所述合封芯片的打线检测结果,包括:
对于每个从芯片,若所述主芯片与所述从芯片之间的通信正常,则确定所述主芯片与所述从芯片之间的打线连接正常。
2.根据权利要求1所述的方法,其特征在于,在所述发送测试指令至所述主芯片之前,所述方法还包括:
初始化所述合封芯片。
3.根据权利要求1或2所述的方法,其特征在于,在所述对合封芯片进行功能测试之前,所述方法还包括:
对所述合封芯片进行开断OS测试;
若所述OS测试通过,则对所述合封芯片进行直流DC参数测试;
对应的,所述对合封芯片进行功能测试,包括:
在所述DC参数测试通过的情况下,对所述合封芯片进行所述功能测试。
4.根据权利要求3所述的方法,其特征在于,所述对所述合封芯片进行OS测试,包括:
向所述合封芯片的输入输出IO管脚输入预定的电流;
获取所述合封芯片的IO管脚的电压值;
根据所述电压值确定所述OS测试的测试结果。
5.根据权利要求4所述的方法,其特征在于,所述DC参数测试所测试的DC参数包括下列中的至少一项:静态电流、器件输出逻辑高电平时输出电压的最小值、器件输出逻辑低电平时输出电压的最大值和漏电流。
6.一种合封芯片的检测装置,其特征在于,包括:
功能测试模块,用于对合封芯片进行功能测试,确定所述合封芯片中主芯片与从芯片之间的通信状态;
确定模块,用于根据所述合封芯片中主芯片与从芯片之间的通信状态,确定所述合封芯片的打线检测结果;
所述合封芯片包括一个主芯片和至少一个从芯片,所述功能测试模块具体用于:
发送测试指令至所述主芯片,所述测试指令用于所述主芯片读取各所述从芯片中存储的目标数据;
获取所述主芯片读取到各所述从芯片的目标数据;
对于每个从芯片,若获取的所述从芯片的目标数据与预设的所述从芯片对应的测试数据相同,则确定所述主芯片与从芯片之间的通信正常;
对应的,所述确定模块具体用于:
对于每个从芯片,若所述主芯片与所述从芯片之间的通信正常,则确定所述主芯片与所述从芯片之间的打线连接正常。
7.一种电子设备,其特征在于,包括:存储器和处理器,所述存储器用于存储计算机程序;所述处理器用于在调用所述计算机程序时执行如权利要求1-5任一项所述的方法。
8.一种计算机可读存储介质,其上存储有计算机程序,其特征在于,所述计算机程序被处理器执行时实现如权利要求1-5任一项所述的方法。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于深圳米飞泰克科技有限公司,未经深圳米飞泰克科技有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202010571834.3/1.html,转载请声明来源钻瓜专利网。