[发明专利]一种基于高k栅介质与低温欧姆接触工艺的SiC MOSFET的制备

说明书

本发明涉及一种基于高k栅介质与低温欧姆接触工艺的SiC MOSFET的制备方法，包括：将外延N型轻掺SiC层的SiC衬底清洗；在SiC衬底的外延层使用离子注入和退火的方式形成N+源区、P型沟道区和P+终端区；在外延层沉积高k栅介质层，然后沉积栅金属，并通过刻蚀图形化；在外延层沉积钝化层介质，并通过刻蚀图形化；在外延层和重掺衬底沉积低温欧姆接触金属层，退火形成欧姆接触；在外延层和重掺衬底加厚金属。该方法降低了栅界面处的碳簇密度，提高了沟道迁移率。

技术领域

本发明属于半导体功率器件领域，特别涉及一种基于高k栅介质与低温欧姆接触工艺的SiC MOSFET的制备方法。

背景技术

碳化硅材料具有较大的禁带宽度，较高的击穿电场，较大的热导率以及稳定的物理特性，是一种优秀的高功率，高电压，高温功率半导体器件的制造材料。由于碳化硅具有通过掺杂实现N和P型，以及自然氧化生成SiO₂的特性，所以其制备工艺与传统硅功率器件工艺具有高度的兼容性和相似性，已在此基础上发展出了较为成熟的工艺。

金属氧化物半导体场效应晶体管(MOSFET)是一种被广泛使用的电子器件。它是一种多数载流子器件，避免了双极型晶体管工作时少数载流子注入，因而它具有更快的响应速度。同时，碳化硅功率MOSFET能够提供非常大的安全工作区，并且多个单元结构能够并行使用，具有高的功率密度优势。

但是热氧化工艺制备的碳化硅MOSFET仍存在一些问题：通过热氧化碳化硅生成的氧化硅，在界面处会存在悬挂键和碳簇形式的碳残余，这样会导致SiC/SiO2界面存在较高的界面态，器件迁移率降低，导电特性变差。同时SiO₂的相对介电常数为3.9，而SiC为9.7左右，这样会使得器件工作时SiC/SiO₂交界处的SiO₂一侧具有高的电场强度，对器件的可靠性产生限制。例如：《Advanced processing for mobility improvement in 4H-SiCMOSFETs:A review》，C.Maria等人所著，Mat.Sci.Semicon.Proc.，2018；《Improvedinversion channel mobility for 4H-SiC MOSFETs following high temperatureanneals in nitric oxide》，G.Y.Chung等人著，IEEE Electron Device Letter,2001；《Silicon carbide:A unique platform for metal-oxide-semiconductor physics》，G.Liu等著，Applied Physics Reviews，2015。

发明内容

本发明所要解决的技术问题是提供一种基于高k栅介质与低温欧姆接触工艺的SiC MOSFET的制备方法，以克服传统SiC MOSFET低迁移率的缺陷。

本发明提供一种基于高k栅介质与低温欧姆接触工艺的SiC MOSFET的制备方法，包括：

(1)将外延N型轻掺SiC层的SiC衬底清洗；

(2)在SiC衬底的外延层使用离子注入和退火的方式形成N+源区、P型沟道区和P+终端区；

(3)在外延层沉积高k栅介质层；

(4)在高k栅介质层表面沉积栅金属，并通过刻蚀对栅金属和介质进行图形化；

(5)在外延层沉积沉积钝化层介质，并通过刻蚀图形化；

(6)在外延层和重掺衬底沉积低温欧姆接触金属层，退火形成欧姆接触；

(7)在外延层和重掺衬底加厚金属。