[发明专利]LDMOS的制造方法

说明书

本发明公开了一种LDMOS的制造方法，包括：步骤一、提供具有第二导电类型的半导体衬底，采用第一块掩模版进行第一次光刻将USTI的形成区域打开；步骤二、进行第一导电类型离子注入以形成第一注入区；步骤三、对半导体衬底进行刻蚀形成超浅沟槽；步骤四、采用第二块掩模版进行第二次光刻将STI的形成区域打开；步骤五、对半导体衬底进行刻蚀形成浅沟槽，浅沟槽的深度大于超浅沟槽的形成深度；步骤六、在超浅沟槽和浅沟槽中填充场氧化层；步骤七、对所述第一注入区进行热处理使第一注入区扩散形成漂移区，漂移区将USTI包覆。本发明能使USTI和漂移区的离子注入共用同一块掩模版，故能降低成本，同时使器件的性能得到保持。

技术领域

本发明涉及一种半导体集成电路制造工艺方法，特别是涉及一种LDMOS的制造方法。

背景技术

DMOS由于具有耐高压，大电流驱动能力和极低功耗等特点，目前广泛应用在电源管理芯片中。在LDMOS器件中，导通电阻是一个重要的指标。在同一芯片上同时双极型晶体管(bipolar junction transistor，BJT)，CMOS器件和DMOS器件的工艺为BCD工艺，在BCD工艺中，LDMOS虽然和CMOS集成在同一块芯片中，但由于高击穿电压(Vbv)和低特征导通电阻(Specific on-Resistanc，Rsp)之间存在矛盾和折中，往往无法满足开关管应用的要求。为了获得高击穿电压，低Rsp，通常需要增加额外的掩模版来实现，但这样增加了工艺平台的制造成本，因此如何减少掩模版数将有利于降低成本、提高产品竞争力。

现有的LDMOS器件结构为了提高器件的导通电流即减小器件的导通电阻，在部分漂移区上会额外引入一个深度更浅的超浅沟槽隔离(Ultra Shallow Trench Isolation,USTI)场氧化层(Field Plate oxide)结构，同时也能改善栅极边缘处电场分布。但是该结构中，为了引入USTI，需要额外增加掩模版，因此会增加工艺平台的制造成本；此外，现有器件的漂移区的注入是在USTI结构完成之后形成，也需要额外的掩模版来进行注入。如图1是现有LDMOS的结构示意图；以N型LDMOS器件为例，在P型半导体衬底如硅衬底1上形成有N型埋层2，在N型埋层2上形成有P型外延层3。在半导体衬底1上形成有浅沟槽隔离(ShallowTrench Isolation,STI)105，STI5隔离出有源区，LDMOS形成在有源区中。

在P型外延层3上形成有P型掺杂的体区8，体区8通常采用P型阱组成。

在P型外延层3上还形成有N型掺杂的漂移区6以及N型掺杂的缓冲区7。

栅极结构由栅介质层如栅氧化层9和多晶硅栅10叠加而成，在栅极结构的两侧形成有侧墙11。

在漂移区6中还形成有USTI4，多晶硅栅10会延伸到USTI4上。

N+掺杂的源区12a形成在体区8中并和多晶硅栅10的第一侧面自对准，N+掺杂的漏区12b形成在USTI4的第二侧面外的漂移区6。缓冲7和漂移区6会交叠且二者的交叠区将所述USTI4的第二侧面以及漏区12b都包围。

在体区8中还形成有P+掺杂的体引出区13。

图1所示的结构中，由于需要在漂移区6中引入深度低于STI5的USTI4，故需要采用和STI5不同的掩模版来定义USTI4的形成区域，而漂移区6以及STI5也分别需要采用不同的掩模版来定义。增加的USTI4虽然能较小器件的导通电阻以及改善栅极结构边缘处的电场分布，但是却需要增加一块掩模版以及对应的光刻工艺，故会增加工艺成本，这又会降低产品的竞争力。

发明内容

本发明所要解决的技术问题是提供一种LDMOS的制造方法，能降低成本，且同时使器件的性能得到保持。