[发明专利]存储器控制器以及存储器数据接收方法

说明书

一种存储器控制器以及存储器数据接收方法，所述存储器控制器包含：一延迟电路，用以使用一第一延迟值以及一第二延迟值来分别延迟取样时钟信号来产生一第一和一第二延迟取样时钟信号；一取样电路，使用第一延迟取样时钟信号的一第一边缘来取样数据信号以产生一第一取样值，并使用第二延迟取样时钟信号的一第二边缘来取样数据信号以产生一第二取样值；以及一校正电路，用以基于第一取样值和第二取样值和根据第一延迟值产生一取样延迟值。其中延迟电路使用取样延迟值产生一调整后取样时钟信号，且取样电路以调整后取样时钟信号取样该数据信号。

技术领域

本发明涉及存储器控制器以及存储器数据接收方法，特别涉及可产生较佳的取样时钟信号的存储器控制器以及存储器数据接收方法。

背景技术

现有的存储器控制器在接收数据信号时，会使用来自一存储器的一取样时钟信号来取样数据信号。然而，若取样数据信号没有好好的选择，可能会得到错误的取样值。

发明内容

因此，本发明一目的为提供一种存储器控制器，其可以具有适合的取样相位的取样时钟信号来取样存储器数据。

本发明另一目的为提供一种存储器控制方法，其可以具有适合的取样相位的取样时钟信号来取样存储器数据

本发明一实施例公开了一种存储器控制器，包含：一延迟电路，用以从一存储器接收一取样时钟信号，使用一第一延迟值来延迟该取样时钟信号来产生一第一延迟取样时钟信号，并使用一第二延迟值来延迟该取样时钟信号来产生一第二延迟取样时钟信号；一取样电路，用以自该存储器接收一数据信号，使用该第一延迟取样时钟信号的一第一边缘来取样该数据信号以产生一第一取样值，并使用该第二延迟取样时钟信号的一第二边缘来取样该数据信号以产生一第二取样值；以及一校正电路，用以基于该第一取样值和该第二取样值并根据该第一延迟值产生一取样延迟值；其中该延迟电路使用该取样延迟值产生一调整后取样时钟信号，且该取样电路以该调整后取样时钟信号取样该数据信号。

本发明另一实施例公开了一种存储器数据接收方法，包含：(a)以一第一延迟值延迟来自一存储器的一取样时钟信号来产生一第一延迟取样时钟信号；(b)以一第二延迟值延迟该取样时钟信号来产生一第二延迟取样时钟信号；(c)以该第一延迟取样时钟信号的一第一边缘来取样该数据信号以产生一第一取样值；(d)以该第二延迟取样时钟信号的一第二边缘来取样该数据信号以产生一第二取样值；(e)基于该第一取样值和该第二取样值并根据该第一延迟值产生一取样延迟值；以及(f)以该取样延迟值产生一调整后取样时钟信号，且以该调整后取样时钟信号取样该数据信号。

根据前述实施例，可使用具有较佳相位的取样时钟信号来接收存储器数据，以确保被取样的存储器数据是正确的数据。

附图说明

图1为示出了根据本发明一实施例的存储器控制器的方框图。

图2、图3和图4为示出了根据本发明不同实施例的图1的存储器控制器的动作的示意图。

图5示出了根据本发明一实施例的取样电路的电路图。

图6为示出了根据本发明另一实施例的存储器控制器的方框图。

图7为示出了根据本发明实施例的图6的存储器控制器的动作的示意图。

图8为示出了根据本发明一实施例的存储器数据接收方法的流程图。

符号说明

100、600 存储器控制器

101 延迟电路

103 取样电路

105 校正电路

601 延迟检测电路

MD 存储器

SU_1、SU_2、SU_3 取样单元