[发明专利]一种提高NAND-FLASH存储可靠性的FPGA控制方法

说明书

本发明提供一种提高NAND‑FLASH存储可靠性的FPGA控制方法，首先采用EEPROM实现坏块表的存取，实现了坏块表的掉电保护功能；通过坏块检测操作获得的坏块表和EEPROM读取的坏块表进行对比，综合得出新的坏块表，提高了NAND‑FLASH存数数据的可靠性；由此可见，本发明设计了新的坏块表寻址数据结构，实现了坏块的正确寻址，提高NAND‑FLASH的运行速度和可靠性。

技术领域

本发明属于存储控制技术领域，尤其涉及一种提高NAND-FLASH存储可靠性的FPGA控制方法。

背景技术

NAND-FLASH是大规模数据存储的一种有效介质。由于NAND-FLASH的存储特性，在设计存储控制电路时，需要设计一套完备的具有高可靠性的电路结构，实现大规模数据的长期有效存储。

NAND-FLASH存储控制结构包括块地址映射、坏块表(EBT)管理、负载平衡、数据检错纠错等功能，这些功能需要形成流畅的管理机制，实现数据在存取过程中的可靠处理流程。目前，Nand-FLASH的FPGA存储控制模块没有开源的代码，一些专用的芯片制造商开发的nand-flash存储控制模块也处理IP保护之中。

NAND-FLASH存储控制可分为软件控制和硬件控制两种，现有技术多是针对软件控制提出的。除了基于FTL(Flash Translation Layer)芯片、NAND文件系统、NAND管理中间件这些IP保护的管理方式外，更多的是轻量化的NAND坏块管理机制，且无开源代码，主要应用在嵌入式系统中。客观来讲，仍然输入软件管理的范畴，速度和可靠性较低。

一般的轻量级NAND-FALSH坏块管理机制，当出现坏块时，替换块会指定为共用好块池中的下一个好块；坏块表无掉电保护机制；擦写过程中产生的坏块需要及时更新并存储坏块表等。

发明内容

为解决上述问题，本发明提供一种提高NAND-FLASH存储可靠性的FPGA控制方法，实现了坏块的正确寻址，提高NAND-FLASH的运行速度和可靠性。

一种提高NAND-FLASH存储可靠性的FPGA控制方法，采用EEPROM存储坏块表；所述NAND-FLASH的存储区间分为存储区和块替换区，其中，存储区和块替换区均包含多个存储块，且每个存储块对应一个状态位和一个地址码；

所述方法包括以下步骤：

S1：上电时，NAND-FLASH进行坏块检测操作，得到坏块信息，然后将坏块信息发送到FPGA，其中，坏块信息包括坏块的地址码、坏块映射到的好块的地址码；

所述坏块检测操作为：读取各存储块的状态位判断存储块的好坏，在块替换区中查询当前未存储数据的好块的地址码，并将确认的坏块的地址码映射到好块的地址码；

S2：FPGA调用上一次加电时EEPROM中存储的坏块表，然后根据坏块信息更新坏块表；

S3：对NAND-FLASH的存储区进行写入与擦除，其中，在擦除过程中，实时读取各存储块的状态位判断存储块的好坏，在写入过程中，通过对存储块进行数据校验判断存储块的好坏，从而得到各存储块对应的坏块信息，实时更新坏块表；

S4：完成写入与擦除而下电时，NAND-FLASH再次进行坏块检测操作，得到各存储块对应的坏块信息，然后将最后更新得到的坏块表存储于EEPROM中供下次上电时使用。