[发明专利]触发器电路、控制电路及芯片

说明书

本发明实施例提供一种触发器电路、控制电路及芯片，包括脉冲触发器和时钟产生单元，脉冲触发器包括延时单元、第一锁存器、第二锁存器和比较单元，其中，延时单元与第一锁存器连接，比较单元分别与第一锁存器和第二锁存器连接，第一锁存器和第二锁存器连接，时钟产生单元分别与第一锁存器和第二锁存器连接；时钟产生单元用于，在触发器电路的模式为功能模式时，控制第一锁存器处于锁存状态；比较单元用于，在触发器电路的模式为时序检测模式时，根据第一锁存器和第二锁存器的输出确定时序检测结果，从而降低了触发器电路的功耗。

技术领域

本发明实施例涉及电路技术领域，尤其涉及一种触发器电路、控制电路及芯片。

背景技术

目前，为了保证触发器电路的正常运行，触发器电路通常具有多种模式(例如，功能模式、扫描模式、时序检测模式等)。在功能模式时，触发器电路用于完成相应的功能，在非功能模式时，可以对触发器电路进行测试。

为了使得触发器电路具有扫描模式和时序检测模式，通常需要在触发器中增加逻辑单元，例如，在触发器电路具有多种模式(例如，功能模式、扫描模式、时序检测模式等)时，触发器中包括的逻辑单元通常多于在触发器仅具有功能模式时所包括的逻辑单元。在触发器在功能模式时，触发器电路中的逻辑单元均需要消耗功率，当触发器电路中包括较多的逻辑单元时，导致触发器电路的功耗较高。

发明内容

本发明实施例提供一种触发器电路、控制电路及芯片，降低了触发器电路的功耗。

第一方面，本发明实施例提供一种触发器电路，包括脉冲触发器和时钟产生单元，所述脉冲触发器包括延时单元、第一锁存器、第二锁存器和比较单元，其中，

所述延时单元与所述第一锁存器连接，所述比较单元分别与所述第一锁存器和所述第二锁存器连接，所述第一锁存器和所述第二锁存器连接，所述时钟产生单元分别与所述第一锁存器和所述第二锁存器连接；

所述时钟产生单元用于，在所述触发器电路的模式为功能模式时，控制所述第一锁存器处于锁存状态；

所述比较单元用于，在所述触发器电路的模式为时序检测模式时，根据所述第一锁存器和所述第二锁存器的输出确定时序检测结果。

在一种可能的实施方式中，所述时钟产生单元包括时钟门控单元和脉冲生成器，其中，

所述时钟门控单元和所述脉冲生成器连接；

所述时钟门控单元分别与所述第一锁存器和所述第二锁存器连接。

在一种可能的实施方式中，所述时钟门控单元包括或门、第三锁存器、第一选择单元和与门，其中，

所述或门的输入端用于接收检测控制信号和扫描使能信号，所述或门的输出端与所述第三锁存器数据输入端连接；

所述第三锁存器的时钟输入端用于通过非门接收方波时钟信号；

所述第一选择单元的输入端与所述脉冲生成器连接，以及用于接收所述方波时钟信号；

所述与门的输入端分别与所述第三锁存器的输出端和所述第一选择单元的输出端连接，所述与门的输出端分别与所述第一锁存器和所述第二锁存器连接。

在一种可能的实施方式中，所述脉冲触发器还包括第一输入选择单元，其中，

所述第一输入选择单元的输入端与所述延时单元的输出端连接，所述第一输入选择单元还用于接收扫描信号和扫描使能信号，所述延时单元的输入端还用于接收数据信号；

所述第一输入选择单元的输出端与所述第一锁存器的数据输入端连接。

在一种可能的实施方式中，所述脉冲触发器还包括第二输入选择单元，