[发明专利]触发器电路、控制电路及芯片

权利要求书

1.一种触发器电路，其特征在于，包括脉冲触发器和时钟产生单元，所述脉冲触发器包括延时单元、第一锁存器、第二锁存器和比较单元，其中，

所述延时单元与所述第一锁存器连接，所述比较单元分别与所述第一锁存器和所述第二锁存器连接，所述第一锁存器和所述第二锁存器连接，所述时钟产生单元分别与所述第一锁存器和所述第二锁存器连接；

所述时钟产生单元用于，在所述触发器电路的模式为功能模式时，控制所述第一锁存器处于锁存状态；

所述比较单元用于，在所述触发器电路的模式为时序检测模式时，根据所述第一锁存器和所述第二锁存器的输出确定时序检测结果。

2.根据权利要求1所述的电路，其特征在于，所述时钟产生单元包括时钟门控单元和脉冲生成器，其中，

所述时钟门控单元和所述脉冲生成器连接；

所述时钟门控单元分别与所述第一锁存器和所述第二锁存器连接。

3.根据权利要求2所述的电路，其特征在于，所述时钟门控单元包括或门、第三锁存器、第一选择单元和与门，其中，

所述或门的输入端用于接收检测控制信号和扫描使能信号，所述或门的输出端与所述第三锁存器数据输入端连接；

所述第三锁存器的时钟输入端用于通过非门接收方波时钟信号；

所述第一选择单元的输入端与所述脉冲生成器连接，以及用于接收所述方波时钟信号；

所述与门的输入端分别与所述第三锁存器的输出端和所述第一选择单元的输出端连接，所述与门的输出端分别与所述第一锁存器和所述第二锁存器连接。

4.根据权利要求1-3任一项所述的电路，其特征在于，所述脉冲触发器还包括第一输入选择单元，其中，

所述第一输入选择单元的输入端与所述延时单元的输出端连接，所述第一输入选择单元还用于接收扫描信号和扫描使能信号，所述延时单元的输入端还用于接收数据信号；

所述第一输入选择单元的输出端与所述第一锁存器的数据输入端连接。

5.根据权利要求1-3任一项所述的电路，其特征在于，所述脉冲触发器还包括第二输入选择单元，

所述第二输入选择单元的输入端与所述第一锁存器的输出端连接，所述第二输入选择单元还用于接收数据信号和扫描使能信号；

所述第二输入选择单元的输出端与所述第二锁存器的数据输入端连接。

6.根据权利要求1-3任一项所述的电路，其特征在于，所述脉冲触发器还包括第一时钟选择单元，其中，

所述第一时钟选择单元的输入端与所述时钟产生单元连接，所述第一时钟选择单元还用于接收扫描使能信号；

所述第一时钟选择单元的输出端与所述第一锁存器的时钟输入端连接。

7.根据权利要求1-3任一项所述的电路，其特征在于，所述脉冲触发器还包括第二时钟选择单元，其中，

所述第二时钟选择单元的输入端与所述时钟产生单元连接，所述第二时钟选择单元还用于接收扫描使能信号；

所述第二时钟选择单元的输出端与所述第二锁存器的时钟输入端连接。

8.根据权利要求1-3任一项所述的电路，其特征在于，所述延时单元包括N个依次连接的反相器，所述N为大于0的偶数。

9.一种控制电路，其特征在于，包括M条时序路径、信号处理模块和调节模块，每条时序路径包括权利要求1-8任一项所述的触发器电路，所述M为大于或等于1的整数，其中，

所述M条时序路径中的M个触发器电路分别与所述信号处理模块连接，所述信号处理模块与所述调节模块连接；

所述调节模块分别与所述M条时序路径连接。

10.根据权利要求9所述的控制电路，其特征在于，所述调节模块包括电压调节单元和/或频率调节单元。

11.一种芯片，其特征在于，包括权利要求1-10任一项所述的触发器电路。