[发明专利]静电保护电路、集成电路及静电泄放方法

说明书

该发明涉及一种静电保护电路、集成电路及静电泄放方法，其中所述静电保护电路包括脉冲检测单元，用于检测静电脉冲，其第一端连接第一焊盘，其第二端连接第二焊盘，其输出端输出检测结果信号；泄放晶体管，栅极连接至所述脉冲检测单元，漏极连接至所述第一焊盘，源极连接至所述第二焊盘，用于在所述第一焊盘或第二焊盘有静电时使源极、漏极之间导通，以泄放静电电荷；处理单元，分别连接至所述脉冲检测单元，以及所述泄放晶体管，用于根据所述检测结果信号控制所述泄放晶体管的导通和关断，所述处理单元包括：反馈延时电路，用于延长所述泄放晶体管泄放静电电荷时的导通时长。

技术领域

本发明涉及集成电路领域，具体涉及一种静电保护电路、集成电路及静电泄放方法。

背景技术

静电放电防护电路(electrostatic discharge protection circuit,ESDcircuit)是用以提供一低阻抗的电流路径，以将静电电荷导出。一般来说，现有静电放电防护的主要设计考虑包含有布局面积、启动电流、VDD至VSS的漏电流、以及操作上错误触发的避免机制。

现有技术中常出现静电电荷泄放不够彻底的问题，在这种情况下，静电保护电路的静电保护效果不佳，焊盘上未被泄放的静电电荷仍有可能作用到功能电路，毁损被静电保护电路保护的功能电路，严重影响集成电路的使用寿命。

发明内容

本发明的目的在于提供一种静电保护电路、集成电路及静电泄放方法，能够更彻底的泄放静电，提高对被保护的电路的保护效果。

为了解决上述技术问题，以下提供了一种静电保护电路，包括：脉冲检测单元，用于检测静电脉冲，其第一端连接第一焊盘，其第二端连接第二焊盘，其输出端输出检测结果信号；泄放晶体管，栅极连接至所述脉冲检测单元，漏极连接至所述第一焊盘，源极连接至所述第二焊盘，用于在所述第一焊盘或第二焊盘有静电时使源极、漏极之间导通，以泄放静电电荷；处理单元，分别连接至所述脉冲检测单元，以及所述泄放晶体管，用于根据所述检测结果信号控制所述泄放晶体管的导通和关断，所述处理单元包括：反馈延时电路，用于延长所述泄放晶体管泄放静电电荷时的导通时长，所述反馈延时电路包括：第一PMOS管，源极连接所述第一焊盘，栅极连接所述脉冲检测单元；第一NMOS管，源极连接所述第二焊盘，漏极连接所述脉冲检测单元，栅极连接所述第一PMOS管的漏极；第一电阻，设置于所述第一NMOS管的栅极与所述第二焊盘之间。

可选的，所述处理单元还包括：反相器组，包括至少一个反相器，设置于所述反馈延时电路与所述脉冲检测单元之间。

可选的，所述反相器组包括连接到脉冲检测单元的第一反相器，以及连接至所述反馈延时电路的第二反相器。

可选的，所述第一反相器包括：第二PMOS管，源极连接所述第一焊盘，栅极连接至所述脉冲检测单元，漏极连接至另一反相器的输入端；第二NMOS管，源极连接所述第二PMOS管的源极，栅极连接至所述脉冲检测单元，漏极连接至所述第二焊盘；所述第二反相器包括：第三PMOS管，源极连接所述第一焊盘，栅极连接至上一反相器的输出端，漏极连接至所述反馈延时电路的输入端；第三NMOS管，源极连接所述第二PMOS管的源极，栅极连接至上一反相器的输出端，漏极连接至所述第二焊盘。

可选的，所述脉冲检测单元包括：第二电阻，一端连接至所述第一焊盘，另一端连接至所述反馈延时电路的输入端；电容，一端连接至所述第二焊盘，另一端连接至所述反馈延时电路的输入端。

可选的，所述第二电阻和电容的乘积至少为0.08到0.7，单位为微秒。

可选的，所述泄放晶体管包括第四NMOS管，所述第四NMOS管的漏极连接至第一焊盘，源极连接至第二焊盘，栅极连接至所述处理单元的输出端。

可选的，所述泄放晶体管泄放静电电荷时的导通时长至少为0.1至1微秒。