[发明专利]静电保护电路、集成电路及静电泄放方法

权利要求书

1.一种静电保护电路，其特征在于，包括：

脉冲检测单元，用于检测静电脉冲，其第一端连接第一焊盘，其第二端连接第二焊盘，其输出端输出检测结果信号；

泄放晶体管，栅极连接至所述脉冲检测单元，漏极连接至所述第一焊盘，源极连接至所述第二焊盘，用于在所述第一焊盘或第二焊盘有静电时使源极、漏极之间导通，以泄放静电电荷；

处理单元，分别连接至所述脉冲检测单元以及所述泄放晶体管，用于根据所述检测结果信号控制所述泄放晶体管的导通和关断，所述处理单元包括：

反馈延时电路，用于延长所述泄放晶体管泄放静电电荷时的导通时长，所述反馈延时电路包括：

第一PMOS管，源极连接所述第一焊盘，栅极连接所述脉冲检测单元；

第一NMOS管，源极连接所述第二焊盘，漏极连接所述脉冲检测单元，栅极连接所述第一PMOS管的漏极；

第一电阻，设置于所述第一NMOS管的栅极与所述第二焊盘之间。

2.根据权利要求1所述的静电保护电路，其特征在于，所述处理单元还包括：

反相器组，包括至少一个反相器，设置于所述反馈延时电路与所述脉冲检测单元之间。

3.根据权利要求2所述的静电保护电路，其特征在于，所述反相器组包括连接到脉冲检测单元的第一反相器，以及连接至所述反馈延时电路的第二反相器。

4.根据权利要求3所述的静电保护电路，其特征在于，所述第一反相器包括：

第二PMOS管，源极连接所述第一焊盘，栅极连接至所述脉冲检测单元，漏极连接至另一反相器的输入端；

第二NMOS管，源极连接所述第二PMOS管的源极，栅极连接至所述脉冲检测单元，漏极连接至所述第二焊盘；

所述第二反相器包括：

第三PMOS管，源极连接所述第一焊盘，栅极连接至上一反相器的输出端，漏极连接至所述反馈延时电路的输入端；

第三NMOS管，源极连接所述第二PMOS管的源极，栅极连接至上一反相器的输出端，漏极连接至所述第二焊盘。

5.根据权利要求1所述的静电保护电路，其特征在于，所述脉冲检测单元包括：

第二电阻，一端连接至所述第一焊盘，另一端连接至所述反馈延时电路的输入端；

电容，一端连接至所述第二焊盘，另一端连接至所述导通延时电路的输入端。

6.根据权利要求5所述的静电保护电路，其特征在于，所述第二电阻和电容的乘积至少为0.08到0.7，单位为微秒。

7.根据权利要求1所述的静电保护电路，其特征在于，所述泄放晶体管包括第四NMOS管，所述第四NMOS管的漏极连接至第一焊盘，源极连接至第二焊盘，栅极连接至所述处理单元的输出端。

8.根据权利要求1所述的静电保护电路，其特征在于，所述泄放晶体管泄放静电电荷时的导通时长至少为0.1至1微秒。

9.一种集成电路，其特征在于，包括如权利要求1至8中任一项所述的静电保护电路，用于为所述集成电路上的焊盘泄放静电。

10.一种静电泄放方法，其特征在于，利用如权利要求1至8中任一项所述的静电保护电路进行静电泄放，包括以下步骤：

提供一泄放晶体管，所述泄放晶体管分别连接到需进行静电泄放保护的第一区域以及第二区域；

控制所述泄放晶体管在所述第一区域和第二区域表面有静电电荷时导通，且导通时长至少为一预设时长；

控制所述泄放晶体管在无需泄放静电时关断。