[发明专利]数组广播和约简系统和方法

说明书

本申请公开了数组广播和约简系统和方法。本公开涉及使用直接存储器访问(DMA)控制电路来执行一个或多个广播或约简操作的系统和方法。DMA控制电路执行促进数据到系统存储器电路中的多个目的地地址的广播分发的经修改的指令集架构(ISA)。广播指令可包括对单个值到每个目的地地址的广播。广播指令可包括对数据数组到每个目的地地址的广播。DMA控制电路还可执行促进从系统存储器中的多个源地址检取数据并使用所检取的数据来执行一个或多个操作的约简指令。由于是DMA控制电路而不是处理器电路来执行广播和约简操作，因此系统速度和效率有益地增强。

技术领域

本公开涉及在存储器电路中执行数组操作的系统和方法，更具体地，涉及 使用直接存储器访问控制电路来执行数组操作。

背景技术

许多图形工作负荷包括其中单个顶点必须将数据传输至其相邻顶点中的 至少一些的情形，该数据诸如指令、单个值、或者数组或多个值。可将此类接 收方顶点的列表表示为使用诸如经压缩的稀疏行(CSR)格式之类的格式的列 表。接收方顶点的列表必须在传输数据之前被访问，以确定将接收该数据的接 收方顶点中的每个接收方顶点的存储器位置。随后该广播值或指令被传输至每 个接收方顶点，有时作为原子操作(即，递增/递减、加法、乘法、位操作)。

附图说明

随着以下具体实施方式进行并且在参照附图时，所要求保护的主题的各实 施例的特征和优点将变得显而易见，其中，相同数字指代相同的部分，并且其 中：

图1是根据本文中所描述的至少一个实施例的说明性系统的框图，该系统 包括直接存储器访问(DMA)控制电路、处理器电路以及存储器电路，其中， DMA控制电路包括指令集架构(ISA)，该指令集架构包括能够有条件地利用 数据将数据填充至多个存储器地址的指令(即，广播指令)或者能够将多个存 储器地址处的数据坍缩为一个或多个值的指令(即，约简指令)；

图2是根据本文中所描述的至少一个实施例的示例DMA数据广播指令的 示意图；

图3是根据本文中所描述的至少一个实施例的示例DMA数组广播指令的 示意图；

图4是根据本文中所描述的至少一个实施例的示例DMA约简广播指令的 示意图；

图5是根据本文中所描述的至少一个实施例的说明性基于处理器的电子 设备的示意图，该基于处理器的电子设备包括处理器电路和DMA控制电路， 该处理器电路诸如中央处理单元(CPU)或多芯片模块(MCM)；

图6是根据本文中所描述的至少一个实施例的用于将诸如单独的值或值 的数组之类的数据广播至存储器电路内的多个存储器地址的说明性数据广播 方法的高级逻辑流程图；

图7是根据本文中所描述的至少一个实施例的说明性数组约简方法的高 级逻辑流程图，该方法包括在使用数据执行一个或多个操作之前从多个物理地 址收集数据；

图8A和图8B是图示根据本发明的实施例的通用向量友好指令格式及其 指令模板的框图；

图9A、图9B、图9C和图9D是图示根据本发明的实施例的示例性专用 向量友好指令格式的框图；

图10是根据本发明的一个实施例的寄存器架构的框图；

图11A是图示根据本发明的实施例的示例性有序流水线和示例性的寄存 器重命名的乱序发布/执行流水线两者的框图；

图11B是图示根据本发明的实施例的要被包括在处理器中的有序架构核 的示例性实施例和示例性的寄存器重命名的乱序发布/执行架构核两者的框图；

图12A和图12B图示更具体的示例性有序核架构的框图，该核将是芯片 中的若干逻辑块中的一个逻辑块(包括相同类型和/或不同类型的其他核)；