[发明专利]屏蔽栅场效应晶体管及其形成方法

说明书

本发明提供了一种屏蔽栅场效应晶体管及其形成方法。在依次形成第一介质层和屏蔽电极之后，直接刻蚀第一介质层高于屏蔽电极的部分，以使刻蚀后的第一介质层在高于屏蔽电极的部分由下至上厚度依次减小，从而可以修饰位于屏蔽电极上方的上沟槽的形貌，如此即能够降低绝缘填充层的填充难度，提高绝缘填充层在上沟槽中填充性能避免出现空隙，进而在后续刻蚀绝缘填充层以形成隔离层时，即可以形成无缺口的隔离层，保障栅电极和屏蔽电极之间的相互隔离。

技术领域

本发明涉及半导体技术领域，特别涉及一种屏蔽栅场效应晶体管及其形成方法。

背景技术

屏蔽栅场效应晶体管(Shielded Gate Trench，SGT)，由于其具有较低的栅漏电容Cgd、很低的导通电阻、以及较高的耐压性能，进而更有利于半导体集成电路的灵活应用。具体而言，在屏蔽栅场效应晶体管中，通过在栅电极的下方设置屏蔽电极，从而可以大幅降低了栅漏电容，并且屏蔽栅场效应晶体管的漂流区中还具有较高的杂质载流子浓度，能够为器件的击穿电压提供额外的益处，相应的可以降低导通电阻。

相比于其他的沟槽型场效应晶体管，屏蔽栅场效应晶体管虽然有着诸多的性能优势，然而其制备工艺也更为复杂。例如，栅电极和屏蔽电极之间的隔离性能是屏蔽栅场效应晶体管的重要指标之一，然而栅电极和屏蔽电极之间的隔离层的制备工艺难以控制，极易使得所形成的隔离层中产生有缺口，进而会导致栅电极和屏蔽电极短接。

发明内容

本发明的目的在于提供一种屏蔽栅场效应晶体管的形成方法，以解决现有的屏蔽栅场效应晶体管中栅电极和屏蔽电极之间容易出现短接的问题。

为解决上述技术问题，本发明提供一种屏蔽栅场效应晶体管的形成方法，包括：

提供一衬底，所述衬底中形成有栅极沟槽；

在所述栅极沟槽中依次形成第一介质层和屏蔽电极，所述第一介质层覆盖所述栅极沟槽的底壁和侧壁，所述屏蔽电极形成在所述第一介质层上并由所述栅极沟槽的底部向上填充至第一高度位置；

刻蚀所述第一介质层高于所述第一高度位置的部分，以使刻蚀后的第一介质层在垂直于沟槽侧壁方向上的厚度尺寸从所述第一高度位置起向上依次减小；

在所述栅极沟槽中填充绝缘填充层，所述绝缘填充层覆盖所述第一介质层高于第一高度位置的部分和所述屏蔽电极；

刻蚀所述第一介质层和所述绝缘填充层，以去除所述第一介质层和所述绝缘填充层中高于第二高度位置的部分，剩余的绝缘填充层构成隔离层，以覆盖所述屏蔽电极的顶表面；以及，

在所述栅极沟槽中形成栅电极，所述栅电极位于所述隔离层和所述第一介质层上。

可选的，在刻蚀所述第一介质层高于第一高度位置的部分之前，所述第一介质层在垂直于沟槽侧壁方向上的厚度尺寸大于等于3000埃。

可选的，刻蚀所述第一介质层高于第一高度位置的部分，以使刻蚀后的第一介质层高于第一高度位置的部分具有倾斜的外侧壁，所述第一介质层的倾斜的外侧壁与所述屏蔽电极的顶表面的夹角大于等于110°

可选的，所述隔离层的底表面覆盖所述屏蔽电极的顶表面，所述隔离层的顶表面还从所述屏蔽电极的边缘横向延伸以连接所述第一介质层。

可选的，所述栅极沟槽高于所述第一高度位置的部分的深宽比大于等于2。

可选的，在形成所述隔离层之后，以及形成所述栅电极之前，还包括：

在所述栅极沟槽高于第二高度位置的侧壁上形成第二介质层。

可选的，所述第一介质层在垂直于沟槽侧壁方向上的厚度尺寸大于所述第二介质层在垂直于沟槽侧壁方向上的厚度尺寸。

基于如上所述的屏蔽栅场效应晶体管的形成方法，本发明还提供了一种屏蔽栅场效应晶体管，包括：