[发明专利]一种循环移位网络控制方法、系统、存储介质、译码器在审
申请号: | 202010094680.3 | 申请日: | 2020-02-16 |
公开(公告)号: | CN111404555A | 公开(公告)日: | 2020-07-10 |
发明(设计)人: | 刘刚;杨庆鑫;史斯豪;邓建勋;高明 | 申请(专利权)人: | 西安电子科技大学 |
主分类号: | H03M13/11 | 分类号: | H03M13/11 |
代理公司: | 西安长和专利代理有限公司 61227 | 代理人: | 黄伟洪 |
地址: | 710071 陕西省*** | 国省代码: | 陕西;61 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 循环 移位 网络 控制 方法 系统 存储 介质 译码器 | ||
1.一种循环移位网络控制方法,其特征在于,所述循环移位网络控制方法包括以下步骤:
第一步,根据收到的移位控制信号将并行输入数据进行分组处理,并将分组后的结果送入QSN模块;
第二步,根据接收到的移位控制信号产生控制信号控制QSN模块和Banyan模块工作;
第三步,根据收到的控制信号将输入分组模块送入的并行数据进行第一次循环移位,并将结果送入Banyan模块;
第四步,根据收到的控制信号将QSN模块送入的并行数据进行第二次循环移位,在移位同时将并行数据进行解分组完成整个循环移位操作。
2.如权利要求1所述的循环移位网络控制方法,其特征在于,所述循环移位网络控制方法的本循环移位网络并行输入为In0~In255,移位控制信号为seg_flag、a_flag、Z、shift0~shift15,输出信号为Out0~Out255。
3.如权利要求2所述的循环移位网络控制方法,其特征在于,进一步包括:
当Z≤16时,每16个输入前Z个为有效输入,前16个输入中In0~In(Z-1)为有效输入,InZ~In15为无效输入;seg_flag为0,输入不需要分组,移位控制信号shift0~shift15全部有效;
当16<Z≤32时,每32个输入前Z个为有效输入,前32个输入中In0~In(Z-1)为有效输入,InZ~In31为无效输入,seg_flag为1,输入需要分2组,移位控制信号shift0~shift7有效;
当32<Z≤64时,每64个输入前Z个为有效输入,前64个输入中In0~In(Z-1)为有效输入,InZ~In63为无效输入,seg_flag为2,输入需要分4组,移位控制信号shift0~shift3有效;
当64<Z≤128时,每128个输入前Z个为有效输入,前128个输入中In0~In(Z-1)为有效输入,InZ~In127为无效输入,seg_flag为3,输入需要分8组,移位控制信号shift0~shift1有效;
当128<Z≤256时,256个输入前Z个为有效输入,seg_flag为4,输入需要分16组,移位控制信号shift0有效。
4.如权利要求1所述的循环移位网络控制方法,其特征在于,所述循环移位网络控制方法根据seg_flag、a_flag、Z、shift0~shift15产生QSN模块的控制信号,完成第一次循环移位;并确定Banyan模块需要使用的Banyanswitch来完成第二次循环移位,在完成第二次循环移位的同时,将分组的数据合并起来,完成解分组。
5.一种接收用户输入程序存储介质,其特征在于,所存储的计算机程序使电子设备执行包括下列步骤:
第一步,根据收到的移位控制信号将并行输入数据进行分组处理;
第二步,根据接收到的移位控制信号产生控制信号;
第三步,根据收到的控制信号将并行数据进行第一次循环移位;
第四步,根据收到的控制信号将送入的并行数据进行第二次循环移位,在移位同时将并行数据进行解分组完成整个循环移位操作。
6.一种存储在计算机可读介质上的计算机程序产品,其特征在于,包括计算机可读程序,供于电子装置上执行时,提供用户输入接口以实施如权利要求1~6任意一项所述的循环移位网络控制方法。
7.一种实施权利要求1~4任意一项所述循环移位网络控制方法的循环移位网络控制系统,其特征在于,所述循环移位网络控制系统包括:
输入分组模块,根据收到的移位控制信号将并行输入数据进行分组处理,并将分组后的结果送入QSN模块;
控制模块,根据接收到的移位控制信号产生控制信号控制QSN模块和Banyan模块工作;
QSN模块,根据收到的控制信号将输入分组模块送入的并行数据进行第一次循环移位,并将结果送入Banyan模块;
Banyan模块,根据收到的控制信号将QSN模块送入的并行数据进行第二次循环移位,在移位同时将并行数据进行解分组完成整个循环移位操作。
8.一种搭载权利要求7所述循环移位网络控制系统的译码器,其特征在于,所述译码器为5G LDPC译码器;
所述5G LDPC译码器在46×68大小的基矩阵下,需要13677个时钟完成译码,吞吐量为:
在42×52大小的基矩阵下,需要10659个时钟完成译码,吞吐量为:
吞吐量单位为:Mbit/s。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于西安电子科技大学,未经西安电子科技大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202010094680.3/1.html,转载请声明来源钻瓜专利网。
- 上一篇:一种延时开关
- 下一篇:基于变步长迭代的大规模MIMO检测方法、系统及应用
- 同类专利
- 专利分类