[发明专利]具有优先级任务队列的纠错码架构的系统和方法

说明书

本申请提供了具有在错误控制中降低解码延迟的纠错码(ECC)架构的系统、装置和方法，该装置可以包括控制电路，该控制电路被配置为接收使用第一优先级解码码字的解码任务已失败的状态报告，确定下一轮重新解码该码字需要更高的优先级，生成具有比所述第一优先级更高的第二优先级的NAND读取任务，生成具有所述第二优先级的ECC重新解码任务。

技术领域

本公开涉及一种纠错码(ECC)架构，尤其涉及一种具有用于不同优先级任务的多个任务队列的ECC架构，以及一种用于减少多级和多轮错误控制方案中的解码延迟的方法。

背景技术

ECC已广泛用于数据存储和通信系统中，即使在传输过程中或在存储器中由于数据损坏而引入许多错误(取决于所使用代码的能力)时，也可以通过接收器或读取器恢复用户数据。随着数据存储和传输技术的进步，更多的数据比特以更高的比特误码率被存储和传输。较高的比特误码率通常会导致多级解码，多轮数据读取或以上两者，并且通常具有较大的解码延迟。因此，在本领域中需要减少多级和多轮错误控制方案中的延迟的ECC架构。

发明内容

本公开的主题涉及为ECC架构提供多个任务队列的系统、方法和装置。一种实施本文描述的技术的ECC架构可以通过向任务分配不同的优先级并基于优先级选择要执行的任务来减少多级和多轮错误控制方案中的解码延迟。在一些实施例中，可以将任务推入与不同优先级相关联的不同队列中，并且可以应用仲裁规则，使得可以选择较高优先级的任务以比较低优先级的任务更早地执行。因此，在具有大量排队的未完成任务的多通道NAND存储系统中，可以通过升级重新解码任务的优先级高于任何正常或较低优先级任务来减少用于错误恢复的解码延时。与将重新解码任务与初次解码任务混合的传统方法相比，本公开的实施例提供了用于重新解码任务以减少延迟的快速处理路径。

在示例性实施例中，提供了一种装置，该装置可以包括控制电路，该控制电路被配置为：接收使用第一优先级解码码字的解码任务已失败的状态报告；确定下一轮重新解码该码字需要更高的优先级；生成具有比所述第一优先级更高的第二优先级的NAND读取任务；以及生成具有所述第二优先级的ECC重新解码任务。

在另一示例性实施例中，提供了一种方法，该方法包括：接收使用第一优先级解码码字的解码任务已失败的状态报告；确定下一轮重新解码该码字需要更高的优先级；生成具有比所述第一优先级更高的第二优先级的NAND读取任务；和生成具有所述第二优先级的ECC重新解码任务。

本文公开的还可以包括具有可执行指令的非暂时性机器可读介质，其中，当可执行指令由硬件控制器系统执行时，使所述硬件控制器系统：接收使用第一优先级解码码字的解码任务已失败的状态报告；确定下一轮重新解码该码字需要更高的优先级；生成具有比所述第一优先级更高的第二优先级的NAND读取任务；和生成具有所述第二优先级的ECC重新解码任务。

附图简要说明

图1示意性地示出了根据本公开一实施例中的非易失性存储器控制器。

图2A示意性地示出了根据本公开一实施例中的ECC架构。

图2B示意性地示出了根据本公开另一实施例中的ECC架构。

图3是根据本公开一实施例中的错误控制方法的流程图。

图4是根据本公开一实施例中的执行NAND读取任务的流程图。

图5是根据本公开一实施例的执行ECC解码任务的流程图。

图6是根据本公开另一实施例中的错误控制方法的流程图。

具体实施方式

现在将参考附图详细描述根据本申请的具体实施例。为了一致性，各个图中的相同元件由相同的附图标记表示。