[发明专利]3D存储器件及其制造方法

说明书

本申请公开了一种3D存储器件及其制造方法。该制造方法包括：在衬底上形成第一叠层结构，包括交替堆叠的多个层间绝缘层与栅极导体层，第一叠层结构具有第一台阶结构；形成覆盖第一台阶结构与衬底的第一填充层；形成覆盖第一叠层结构的第二叠层结构，包括交替堆叠的多个层间绝缘层与栅极导体层，第二叠层结构具有第二台阶结构；形成多个第一虚拟沟道柱，第一虚拟沟道柱的至少部分位于第二台阶结构中，至少一个第一虚拟沟道柱的顶面为第二台阶结构的台阶面。该制造方法通过将虚拟沟道柱的顶面与台阶结构的台阶面共面，解决了器件平整度差的问题。

技术领域

本发明涉及存储器技术，更具体地，涉及3D存储器件及其制造方法。

背景技术

半导体技术的发展方向是特征尺寸的减小和集成度的提高。对于存储器件而言，存储器件的存储密度的提高与半导体制造工艺的进步密切相关。随着半导体制造工艺的特征尺寸越来越小，存储器件的存储密度越来越高。

为了进一步提高存储密度，已经开发出三维结构的存储器件(即，3D存储器件)。该3D存储器件包括沿着垂直方向堆叠的多个存储单元，在单位面积的晶片上可以成倍地提高集成度，并且可以降低成本。

在3D存储器件中，一般采用栅叠层结构以及沟道柱提供选择晶体管和存储晶体管，采用导电通道形成外围电路与存储单元的互联，随着栅叠层结构堆叠的层数不断增加，需要分别形成两个堆叠的栅叠层结构，并分别形成上下沟道孔，存在沟道孔对准效果不好以及器件的平整度差的问题。因此，希望进一步改进3D存储器件的制造工艺，从而提高3D存储器件的良率。

发明内容

本发明的目的是提供一种改进的3D存储器件及其制造方法，通过将虚拟沟道柱的顶面与台阶结构的台阶面共面，解决了器件平整度差的问题。

根据本发明的一方面，提供了一种3D存储器件的制造方法，包括：在衬底上形成第一叠层结构，包括交替堆叠的多个层间绝缘层与栅极导体层，所述第一叠层结构具有第一台阶结构；形成覆盖所述第一台阶结构与所述衬底的第一填充层；形成覆盖所述第一叠层结构的第二叠层结构，包括交替堆叠的多个层间绝缘层与栅极导体层，所述第二叠层结构具有第二台阶结构；形成多个第一虚拟沟道柱，所述第一虚拟沟道柱的至少部分位于所述第二台阶结构中，至少一个所述第一虚拟沟道柱的顶面为所述第二台阶结构的台阶面。

可选地，在形成所述第二台阶结构之前，形成所述第一虚拟沟道柱的方法包括：形成多个第一牺牲结构，所述多个第一牺牲结构自所述第一叠层结构表面向所述衬底方向延伸并穿过所述第一叠层结构，所述第二叠层结构覆盖所述多个第一牺牲结构；形成穿过所述第二叠层结构的多个第一虚拟沟道孔，以暴露对应的所述第一牺牲结构；经所述第一虚拟沟道孔去除所述第一牺牲结构以延伸所述第一虚拟沟道孔，使所述第一虚拟沟道孔依次穿过所述第二叠层结构与所述第一叠层结构；以及在所述第一虚拟沟道孔中形成第一虚拟沟道柱。

可选地，形成所述第二台阶结构的方法包括：在形成所述第一虚拟沟道柱之后，同时刻蚀所述第一虚拟沟道柱与所述第二叠层结构形成所述第二台阶结构。

可选地，还包括形成多个第二虚拟沟道柱，至少一个所述第二虚拟沟道柱自所述第一填充层向所述衬底方向延伸，所述第二虚拟沟道柱的至少部分位于所述第一台阶结构中。

可选地，在形成所述第二台阶结构之前，所述第二叠层结构还覆盖所述第一填充层，形成所述第二虚拟沟道柱的方法包括：形成多个第二牺牲结构，所述多个第二牺牲结构自第一填充层表面向所述衬底方向延伸并穿过所述第一填充层与所述第一台阶结构，所述第二叠层结构覆盖所述多个第二牺牲结构；形成穿过所述第二叠层结构的多个第二虚拟沟道孔，以暴露对应的所述第二牺牲结构；经所述第二虚拟沟道孔去除所述第二牺牲结构以延伸所述第二虚拟沟道孔，使所述第二虚拟沟道孔依次穿过所述第二叠层结构、所述第一填充层以及所述第一台阶结构；以及在所述第二虚拟沟道孔中形成第二虚拟沟道柱，其中，在形成所述第二台阶结构时，所述第一填充层上方的所述第二叠层结构与所述第二虚拟沟道柱被去除。