[发明专利]选择性外延结构的形成方法及3D存储器件制造方法

说明书

本发明提供一种选择性外延结构的形成方法及3D存储器件制造方法，该选择性外延结构的形成方法分两步对衬底进行刻蚀，首先对衬底进行第一次刻蚀，形成第一沟槽，在第一沟槽中填充第一阻挡层和第一牺牲层；对衬底上方的半导体结构进行刻蚀，显露第一牺牲层和第一阻挡层；对衬底进行第二次刻蚀去除第一牺牲层和第一阻挡层，在第一沟槽内生长选择性外延结构。分两步对衬底刻蚀减少了刻蚀对衬底的损伤及污染。第二次刻蚀去除第一牺牲层和第一阻挡层时采用对衬底的选择比较高的清洗液，减少或者避免了对衬底的损伤，由此形成均匀一致、与衬底的连接性好的外延结构，进而保证3D存储器件的沟道结构的沟道层与外延结构的良好电性能，提高器件的良率。

技术领域

本发明涉及半导体集成电路制造领域，特别是涉及一种选择性外延结构的形成方法及3D存储器件制造方法。

背景技术

随着集成电路中器件的特征尺寸的不断缩小，堆叠多个平面的存储单元以实现更大存储容量并实现每比特更低成本的3D存储器技术越来越受到青睐。在堆叠结构中形成垂直的沟道孔成为制造3D存储器的关键步骤。

在堆叠结构形成沟道结构，首先需要在堆叠结构中形成沟道孔，在沟道孔底部的衬底上形成外延结构。现有技术中，形成外延结构的方法通常是直接刻蚀堆叠结构至衬底下方，形成沟道孔，然后对裸露的衬底表面进行清洗，之后再进行衬底的外延生长，形成沟道孔底部的外延结构。该方法中刻蚀形成沟道孔很容易损伤衬底，另外衬底的清洗通常不能保证理想的清洗效果，致使后续生长的外延结构的形貌不符合要求，例如因为衬底表面清洗效果不理想造成外延结构与衬底之间存在空洞，导致外延结构与衬底之间的连接异常；在后续形成沟道层时，也会由于外延结构不规则造成沟道层与外延结构之间出现缝隙等，影响沟道层与外延结构的电性能，进而影响后续器件的良率。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种选择性外延结构的形成方法及3D存储器件制造方法，该选择性外延结构的形成方法首先对衬底进行第一次刻蚀形成第一沟槽，在第一沟槽内填充第一阻挡层和第一牺牲层，然后在衬底上形成例如堆叠结构的半导体结构，并对堆叠结构进行刻蚀显露上述第一牺牲层，并清洗刻蚀堆叠结构产生的副产物，然后对衬底进行第二次刻蚀去除第一牺牲层和第一阻挡层，之后形成选择性外延结构。由于去除填充的第一牺牲层和第一阻挡层采用的清洗液对衬底的选择比很高，不会对衬底造成损伤，保证生长选择性外延结构的良好的衬底条件，由此形成与衬底连接紧密并且高度一致的选择性外延结构，由此提高衬底和选择性外延结构以及选择性外延结构和沟道层之间的电性能，进而提高器件的成品率。

为实现上述目的及其它相关目的，本发明提供了一种选择性外外延结构的形成方法，包括如下步骤：

提供衬底，对所述衬底进行第一次刻蚀以在所述衬底中形成第一沟槽；

在所述第一沟槽内填充第一牺牲层，所述第一牺牲层上表面与所述衬底表面平齐；

在形成有所述第一牺牲层的所述衬底上方形成半导体结构，对所述半导体结构进行刻蚀以显露所述第一牺牲层；

对所述衬底进行第二次刻蚀，去除所述第一牺牲层，打开所述第一沟槽；

在所述第一沟槽中形成选择性外延结构。

可选地，在所述第一沟槽内填充第一牺牲层，所述第一牺牲层上表面与所述衬底表面平齐，还包括以下步骤：

在所述第一沟槽的底部及侧壁上形成第一阻挡层；

在所述第一阻挡层上方填充第一牺牲材料；

对所述第一牺牲材料及第一阻挡层进行平坦化。

可选地，所述第一牺牲层包括钨。

可选地，所述第一阻挡层包括氮化钛。