[发明专利]用于配置多个核心独立外围设备的可编程任意序列直接存储器存取控制器

说明书

可编程任意序列直接存储器存取(DMA)控制器使用地址指针寄存器(202,204)访问顺序寻址的存储器位置(源或目的地)。包含间接存储器地址的每个顺序寻址的存储器位置存储在地址锁存器(203)中并用于访问要由DMA传输访问的实际非序列存储器位置。

相关专利申请

本申请要求2019年2月27日提交的由Keith Edwin Curtis命名为“ProgrammableArbitrary Sequence Direct Memory Access Controller for Configuring MultipleCore Independent Peripherals”的共同拥有的美国临时专利申请序列号62/811,400的优先权；并且据此以引用方式并入本文以用于所有目的。

技术领域

本公开涉及直接存储器存取(DMA)控制，并且更具体地涉及用于配置多个核心独立外围设备(CIP)的可编程任意序列DMA控制器。

背景技术

核心独立外围设备被认为是不需要由CPU控制来执行其功能的外围设备。例如，常规模数转换器必须由CPU控制来对每个值进行采样，并且CPU一旦获得结果就必须存储该结果。核心独立版本的此类模数转换器仍可由CPU配置，但一旦该模数转换器已被配置，该模数转换器就可独立于CPU操作，并且例如可被独立触发并将结果存储在特定位置中。可以实现其他核心独立外围设备，这允许CPU免受控制任务的影响，从而增强微控制器的处理能力。核心独立外围设备(CIP)的主要优点之一是它们可在运行中被重新配置以改变CIP(伪外围设备)的性能或操作。遗憾的是，CIP配置寄存器可能分散在多个存储器映射的特殊功能寄存器(SFR)地址存储体上。使用程序固件进行CIP重新配置也相对慢，并且响应于外部信号而引起延迟时间。

可使用的一种方法是将两个DMA外围设备配置在一起，一个DMA外围设备从存储器访问SFR地址列表，然后用这些SFR地址对第二DMA外围设备进行编程，然后使实际CIP重新配置数据传输到CIP SFR。这是非常低效的，因为多个寄存器重复，并且写入速度较慢。它还要求两个DMA外围设备以触发彼此的方式交接。如果DMA外围设备命中错误或故障，则DMA操作失败。

发明内容

因此，所需要的是可编程任意序列直接存储器存取(DMA)控制器，该可编程任意序列DMA控制器可以在外部触发并且还可以可编程次序跳到不同的非序列存储器位置。

根据一个实施方案，可编程任意序列直接存储器存取(DMA)控制器可以包括：第一地址指针寄存器；第二地址指针寄存器；数据锁存器，该数据锁存器耦接到第一数据总线；地址锁存器，该地址锁存器耦接到第二数据总线；多路复用器，该多路复用器具有耦接到第一地址指针寄存器的第一输入端、耦接到地址锁存器的第二输入端、耦接到第二地址指针寄存器的第三输入端以及耦接到地址总线的输出端；和控制逻辑部件，该控制逻辑部件耦接到第一地址指针寄存器和第二地址指针寄存器、地址锁存器、多路复用器和数据锁存器并且控制该第一地址指针寄存器和该第二地址指针寄存器、该地址锁存器、该多路复用器和该数据锁存器。

根据另一个实施方案，控制逻辑部件可以与总线仲裁逻辑部件通信。根据另一个实施方案，数据锁存器可以写入第一数据总线并从该第一数据总线读取。根据另一个实施方案，第一数据总线可以耦接到数据存储器。根据另一个实施方案，第二数据总线可以耦接到程序存储器。根据另一个实施方案，程序存储器可以是非易失性存储器。根据另一个实施方案，非易失性存储器可以是闪存可编程存储器。根据另一个实施方案，数据存储器可以是随机存取存储器(RAM)。根据另一个实施方案，第一数据总线和第二数据总线可以耦接到存储器。根据另一个实施方案，第一字节计数器和第二字节计数器可以与控制逻辑部件通信，并且可以对传输的数据字节数进行计数。