[发明专利]用于存储器阵列的泄漏补偿

说明书

描述用于补偿存储器阵列中的例如泄漏电流的噪声的设备和技术。举例来说，泄漏电流可从未被选存储器单元引入到数字线上。在一些情况下，补偿组件可在读取操作的第一阶段期间在所述目标存储器单元已与所述数字线耦合之前与所述数字线耦合。所述补偿组件可对所述数字线上的电流取样并且存储所述所取样电流的表示。在所述读取操作的第二阶段期间，所述目标存储器单元可与所述数字线耦合。在所述第二阶段期间，所述补偿组件可通过在所述读取操作期间基于所述所取样电流的所述所存储表示输出所述数字线上的电流来补偿泄漏或其它寄生效应。

交叉参考

本专利申请案主张维梅尔卡蒂(Vimercati)等人在2018年12月11日申请的“用于存储器阵列的泄漏补偿(Leakage Compensation for Memory Arrays)”的美国专利申请案第16/216,057号的优先权，所述美国专利申请案让渡给本受让人。

背景技术

下文大体上涉及包含至少一个存储器装置的系统，且更具体来说，涉及用于存储器阵列的泄漏补偿。

存储器装置广泛用于将信息存储在例如计算机、无线通信装置、相机、数字显示器等的各种电子装置中。通过对存储器装置的不同状态进行编程来存储信息。举例来说，二进制装置最经常存储两个状态中的一个，经常由逻辑1或逻辑0表示。在其它装置中，可存储两个以上状态。为了存取所存储的信息，装置的组件可读取或感测存储器装置中的至少一个所存储状态。为了存取信息，装置的组件可对存储器装置中的状态进行写入或编程。

存在各种类型的存储器装置，包含磁性硬盘、随机存取存储器(RAM)、只读存储器(ROM)、静态RAM(SRAM)、动态RAM(DRAM)、同步动态RAM(SDRAM)、铁电RAM(FeRAM)、磁性RAM(MRAM)、电阻性RAM(RRAM)、快闪存储器、相变存储器(PCM)等。存储器装置可以是易失性或非易失性的。例如快闪存储器、MRAM、FeRAM的非易失性存储器即使在无外部电源存在下仍可维持所存储的逻辑状态很长一段时间。例如DRAM、SRAM的易失性存储器装置在与外部电源断开连接时可能会丢失其所存储状态。例如DRAM、SDRAM的动态存储器装置可将电荷存储于电容器或其它无源存储元件上并且除非进行周期性地刷新都则将随时间丢失所存储的状态。FeRAM可使用与易失性存储器类似的装置架构，但归因于使用铁电电容器作为存储装置而可具有非易失性特性。FeRAM装置因此可在保持非易失性存储器的益处的同时提供动态或易失性存储器的一些密度优点。

在一些情况下，用以读取存储器单元的状态的数字线可经历来自各种来源的噪声(例如，寄生效应)。此类噪声可包含穿过数字线上的未被选存储器单元或来自其它来源的泄漏电流，并且可降低读取操作的准确度。特定来说，例如泄漏电流的噪声可给增加FeRAM装置的存储器密度带来挑战。

附图说明

图1说明如本文中所公开的支持用于存储器阵列的泄漏补偿的系统的实例。

图2说明如本文中所公开的支持用于存储器阵列的泄漏补偿的存储器裸片的实例。

图3说明如本文中所公开的支持用于存储器阵列的泄漏补偿的铁电存储器单元的实例迟滞曲线。

图4说明如本文中所公开的支持用于存储器阵列的泄漏补偿的实例电路。

图5说明如本文中所公开的支持用于存储器阵列的泄漏补偿的实例电路。

图6说明如本文中所公开的支持用于存储器阵列的泄漏补偿的实例定时图。

图7示出如本文中所公开的支持用于存储器阵列的泄漏补偿的装置的框图。

图8示出说明如本文中所公开的支持用于存储器阵列的泄漏补偿的一或多种方法的流程图。

具体实施方式