[发明专利]具有分立的能量存储部件的半导体组件

说明书

一种半导体组件，包括：包括处理电路系统和焊盘的第一半导体管芯，所述第一半导体管芯具有第一表面和与第一表面相对的第二表面；包括存储器电路系统和焊盘的第二半导体管芯，所述第二半导体管芯布置在所述第一半导体管芯的第一表面和第二表面之一上，并且所述第二半导体管芯的焊盘耦接至所述第一半导体管芯的焊盘；以及具有端子的至少第一电容器，所述第一电容器布置在所述第一半导体管芯的第一表面和第二表面之一上，并且所述电容器的端子耦接至所述第一半导体管芯的焊盘。

技术领域

本发明涉及半导体组件，并且涉及包括这样的半导体组件的电子部件。

背景技术

数十年来，电子设备的小型化已成为趋势，这使我们能够见证具有许多功能的不同种类的电器。在很大程度上，这种进步是通过将用于逻辑应用的晶体管、电阻器和电容器小型化并集成到硅上来实现的。通过比较，电路板级处的无源部件(电阻器、电容器和电感器)在尺寸和密度方面仅取得了逐渐增长的进步。因此，无源部件占据电子系统的越来越大的面积和质量分数，并且是以更低的系统成本使许多电子系统进一步小型化的主要障碍。当前的智能电话通常使用1000多个分立电容器部件。电动汽车的电路板使用大约10000个这样的分立电容器部件，并且趋势是向上的。对如此大量电容器的需求主要是由解决电力管理系统的问题的需求驱动的，所述电力管理系统通过封装方案(PCB/SLP/SoC/SiP)将电力从能量源(电池/干线电力)一直驱动到功能硅芯片/管芯并驱动到芯片上集成电路。在这样的电器的集成的不同阶段，要解决不同的电力管理问题。

硅电路的小型化使我们能够实现每单位面积更多的功能。这样的成果是有代价的，并且使管芯的电力管理系统极力受压。当今的硅芯片受到沿电力网的晶体管的漏电流、互连电网中的高频反射、寄生开关噪声等引起的电力噪声的严重影响。这样的电力噪声会引起电路的电压波动和阻抗失配，并可能导致门延迟和逻辑错误、抖动等，并且可能是灾难性的。如何解决这样的芯片上电力管理解决方案是一个广阔的研究领域。解决这样的问题的方式之一是使用与电路集成的金属绝缘体金属(MIM)去耦电容器。然而，用于解决管芯内部问题的这样的集成方案受到在管芯表面上集成去耦电容器的空白空间(管芯上可用的昂贵的实际空间)的限制。据报道，对于芯片上去耦电容器，空白空间正在减少，并且在当今的每一代管芯中，仅分配了约10％。

因此，需要在规定的2D区域内增加这样的去耦电容器的电容密度。在A.M.Saleem等人的“Integrated on-chip solid state capacitor based on vertically alignedcarbon nanofibers,grown using a CMOS temperature compatible process”，固态电子，第13975卷(2018年1月)和EP2074641中提出并展示了一些解决方案。现有技术已经示出了相对于传统MIM电容器的电容值的改进。然而，所展示的器件容易受到来自接触点上存在的场氧化物的寄生电容的影响，或容易受到来自在器件区域外部随机生长的纳米结构的寄生电容的影响，从而导致器件中存在无意且不受控制的寄生效应(电容性/电阻性/电感性)，这将对电路实现造成不利影响。预期需要许多设计和处理改进步骤(例如CMP平坦化处理、场氧化物去除等)来使这样的器件免于寄生现象，这从本质上削弱了这样的技术概念对实际实现的益处。

从另一视角看——印刷电路板(PCB)或像pcb板级一样的基板(SLP)——在大多数情况下提供电力的电源轨(例如，±2.5V、±12V或3.3V等)是通过线性电源或开关模式电源技术产生的。尽管它们在馈入电子电路的电力网之前都具有整流和滤波或调节级，但它们仍然可能具有纹波噪声。因此，通常在板上发现许多电容器，并且随着IC的开关频率升高，电容器的数量和值变得更高。此外，随着IC的电源需求向较低的工作电压发展，电源需求和噪声裕度变得越来越严格。另外，随着如SoC/SiP的系统级封装的发展、异类IC/异构集成的FOWLP/FIWLP/Chiplet圆晶级封装的发展，电力管理成为主要问题。由于差的电源调节、PCB电力互连的长度/形状、线寄生、IC的开关频率和EMI效应等，在电压电平中可能出现噪声。对于这样的复杂的集成封装，需要更靠近不同IC的电容器以获得更好的性能。