[发明专利]嵌入式通用串行总线2中继器

权利要求书

1.一种电路，包括：

第一放大器，其具有耦合到第一节点的第一输入、耦合到第二节点的第二输入、第一输出和第二输出；

第二放大器，其具有耦合到所述第一放大器的所述第一输出的第一输入、耦合到所述第一放大器的所述第二输出的第二输入、第一输出和第二输出；

第三放大器，其具有耦合到所述第二放大器的所述第一输出的第一输入、耦合到所述第二放大器的所述第二输出的第二输入、耦合到第三节点的第一输出和耦合到第四节点的第二输出；

静噪检测器，其具有耦合到所述第一节点的第一输入、耦合到所述第二节点的第二输入，以及输出；

第一电阻器，其耦合在所述第一节点与第五节点之间；

第二电阻器，其耦合在所述第五节点与所述第二节点之间；

第一电容器，其耦合在所述第五节点与接地端子之间；

第一晶体管，其具有耦合到所述第五节点的源极端子、耦合到第六节点的漏极端子，以及栅极端子，其中所述第六节点被配置为接收偏置电压信号；和

逻辑电路，其具有耦合到所述静噪检测器的所述输出的输入以及耦合到所述第一晶体管的所述栅极端子的输出。

2.根据权利要求1所述的电路，进一步包括第二晶体管，所述第二晶体管具有耦合到所述第六节点的源极端子、被配置为接收所述偏置电压信号的漏极端子和耦合到所述逻辑电路的第二输出的栅极端子。

3.根据权利要求2所述的电路，进一步包括缓冲器，所述缓冲器具有耦合到所述第二晶体管的所述漏极端子的输出以及被配置为耦合到偏置电压源以从所述偏置电压源接收所述偏置电压信号的输入。

4.根据权利要求1所述的电路，进一步包括：

第三晶体管，其具有漏极端子、耦合到所述接地端子的源极端子和耦合到所述逻辑电路的第三输出的栅极端子；以及

第三电阻器，其耦合在所述第六节点和所述第三晶体管的所述漏极端子之间。

5.根据权利要求1所述的电路，进一步包括第二电容器，所述第二电容器耦合在所述第六节点与所述接地端子之间。

6.根据权利要求1所述的电路，其中所述第一节点被配置为从嵌入式通用串行总线系统即eUSB2系统接收差分输入信号的正分量(eD+)，其中所述第二节点被配置为从所述eUSB2系统接收所述差分输入信号的负分量(eD-)，其中所述第三节点被配置为向传统USB系统输出差分输出信号的正分量(D+)，并且其中所述第四节点被配置为向所述传统USB系统输出所述差分输出信号的负分量(D-)。

7.根据权利要求1所述的电路，进一步包括：

边沿检测器，其具有耦合到所述第三放大器的所述第一输入的第一输入、耦合到所述第三放大器的所述第二输入的第二输入，以及输出；和

第二逻辑电路，其具有耦合到所述边沿检测器的所述输出的第一输入、耦合到所述静噪检测器的所述输出的第二输入和耦合到所述第三放大器的控制端子的输出。

8.一种电路，包括：

静噪检测器，其具有耦合到第一节点的第一输入、耦合到第二节点的第二输入，以及输出，其中所述第一节点被配置为利用浮动中心抽头来接收差分输入信号的正分量，并且其中所述第二节点被配置为利用所述浮动中心抽头来接收所述差分输入信号的负分量；

第一电阻器，其耦合在所述第一节点与第三节点之间；

第二电阻器，其耦合在所述第三节点与所述第二节点之间；

第一电容器，其耦合在所述第三节点与接地端子之间；

第一晶体管，其具有耦合到所述第三节点的源极端子、耦合到第四节点的漏极端子，以及栅极端子；

第二电容器，其耦合在所述第四节点与所述接地端子之间；

第二晶体管，其具有耦合到所述第六节点的源极端子、被配置为接收偏置电压信号的漏极端子，以及栅极端子；和

逻辑电路，其具有耦合到所述静噪检测器的所述输出的输入、耦合到所述第一晶体管的所述栅极端子的第一输出以及耦合到所述第二晶体管的所述栅极端子的第二输出。