[发明专利]晶体管阵列

说明书

一种制造器件的技术，该器件包括限定晶体管阵列的各层的堆叠并且包含在各层级之间的一个或多个导电连接，其中该方法包括：形成源极‑漏极导体图案，该源极‑漏极导体图案限定源极导体阵列和漏极导体阵列，每个源极导体为晶体管阵列的相应晶体管集合提供寻址线，并且每个漏极导体与晶体管阵列的相应晶体管相关联；其中形成所述源极‑漏极导体图案包括：形成第一导体子图案，该第一导体子图案至少在寻址线的区域中包括导体材料，并且至少在其中源极和漏极导体最接近的区域中提供源极‑漏极导体图案的导电表面；在源极导体和漏极导体最接近的区域中掩蔽第一导体子图案；此后形成第二导体子图案，该第二导体子图案至少在寻址线的区域中也包括导体材料，并且在其中要形成与源极‑漏极导体图案的导电层间连接的一个或多个互连区域中提供源极‑漏极导体图案的导电表面；此后在源极导体和漏极导体最接近的区域中对第一导体子图案去掩蔽；以及在源极‑漏极导体图案上方原位对半导体沟道材料层构图。

晶体管阵列可以由包括导体层、半导体层和绝缘体层的各层的堆叠来限定。

堆叠的一个重要部分是限定晶体管阵列的源极和漏极导体的源极-漏极导体图案，并且本申请的发明人已经进行了以下研究：(i)改善半导体沟道与源极/漏极导体之间的电荷载流子传输，以及(ii)改善源极-漏极导体图案与堆叠中一个或多个其它层级的导体之间的导电连接。

由此，提供了一种制造器件的方法，该器件包括限定晶体管阵列的各层的堆叠并且包含在各层级之间的一个或多个导电连接，其中该方法包括：形成源极-漏极导体图案，该源极-漏极导体图案限定源极导体阵列和漏极导体阵列，每个源极导体为晶体管阵列的相应晶体管集合提供寻址线，并且每个漏极导体与晶体管阵列的相应晶体管相关联；其中形成所述源极-漏极导体图案包括：形成第一导体子图案，该第一导体子图案至少在寻址线的区域中包括导体材料，并且至少在其中源极和漏极导体最接近的区域中提供源极-漏极导体图案的导电表面；在源极导体和漏极导体最接近的区域中掩蔽第一导体子图案；此后形成第二导体子图案，该第二导体子图案至少在寻址线的区域中也包括导体材料，并且在其中要形成与源极-漏极导体图案的导电层间连接的一个或多个互连区域中提供源极-漏极导体图案的导电表面；此后在源极导体和漏极导体最接近的区域中对第一导体子图案去掩蔽；以及在源极-漏极导体图案上方原位对半导体沟道材料层构图。

根据一个实施例，该方法还包括：在所述一个或多个互连区域中的源极-漏极导体图案上方形成一层或多层，以及对所述一层或多层构图以在所述一个或多个互连区域中暴露所述源极-漏极导体图案；并且其中第一导体子图案的材料在暴露于进行所述一层或多层的所述构图的条件下时表现出比第二导体子图案的材料更高的电导率降低。

根据一个实施例，第二导体子图案的材料在暴露于进行所述一层或多层的所述构图的条件下时基本上不表现出电导率降低。

根据一个实施例，所述条件包括从包含氧的气体产生的等离子体。

根据一个实施例，所述第二导体子图案至少在半导体沟道材料被保留的区域之外的其中第一导体图案包括导体材料的所有区域中包括导体材料。

根据一个实施例，掩蔽第一导体子图案包括在第一导体子图案上原位对抗蚀剂层构图以在区域阵列中形成抗蚀剂岛阵列，并且其中对半导体沟道材料层构图包括形成半导体沟道材料阵列，每个半导体沟道岛基本上以所述区域阵列的相应区域为中心，并且包括相应抗蚀剂岛的形状的放大版本。

根据一个实施例，掩蔽第一导体子图案包括在第一导体子图案上原位对抗蚀剂层构图，并且其中该方法还包括使用相同的光掩模来对所述抗蚀剂层构图和对半导体沟道材料层构图。

下面仅通过示例的方式，参考附图详细描述本发明的实施例，其中：

图1至图6图示了根据本发明的示例实施例的技术的处理流程，其中图1b、图2b、图3b和图4b分别是沿着图1a、图2a、图3a和图4a中的虚线A-A的截面。

为了简明起见，附图集中于薄膜晶体管(TFT)/多像素阵列中的单个晶体管区域/单个像素。产品器件通常将包含大量这样的晶体管区域/像素。