[发明专利]积层构造体及积层构造体的制造方法以及半导体装置

说明书

本发明的课题在于提供一种原子排列的稳定性优异的积层构造体及积层构造体的制造方法、以及使用所述积层构造体的半导体装置。本发明的积层构造体的特征在于：具有以锗与碲作为主成分而形成的合金层A、及以锑及铋的任一种与碲作为主成分而形成的合金层B，且在所述合金层A及所述合金层B的至少任一层中含有硫及硒的至少任一硫族元素原子。

技术领域

本发明涉及一种积层有2层合金层的积层构造体及积层构造体的制造方法、以及具有所述积层构造体的半导体装置。

背景技术

现有类型的相变存储器中，使用包含锗(Ge)-锑(Sb)-碲(Te)的三元合金(以下，称为“GST合金”)，通过改变电流脉冲的强弱及施加时间，而达成从高电阻状态的非晶相转变到低电阻状态的结晶相的被称为设置(SET)的记录过程、及相反地从所述结晶相恢复到所述非晶相的被称为重设(RESET)的抹除过程。

但是，所述抹除过程中，为了形成所述非晶相，必须暂时向所述GST合金注入产生熔点以上的温度的大电流，就省电的观点而言存在问题(参照非专利文献1、2)。

为了解决该问题，提出有一种积层构造型相变存储器，使用以结晶状态交替地积层有厚度为约1nm的GeTe合金层与厚度为1nm～4nm的SbTe合金层的积层构造体(参照专利文献1、非专利文献3)。

根据该提案，通过向所述积层构造体施加电流脉冲而产生具有低电阻状态的第一结晶相(SET相)及具有高电阻状态的第二结晶相(RESET相)，不经过构成合金的熔点而以小于熔点的温度实现结晶-结晶间相转移，由此达成与现有相比1/10以下的省电化。

然而，对于所述积层构造型相变存储器，提出了几个应解决的问题。以下，与所述积层构造型相变存储器的具体的构成一并进行说明。

所述积层构造型相变存储器的记录原理是通过将位于GeTe合金层的Ge原子的原子价与相邻的Te原子的位置交换，而使高电阻状态结晶相与低电阻状态结晶相往来，获得ON-OFF状态。

所述GeTe合金层形成有Ge原子与Te原子上下交替地配置的凸凹状的原子层，所述原子层一层的厚度为约0.4nm。

所述原子层两片重叠的状态的所述GeTe合金层中，通过层的厚度方向上的排列的方式不同，可获得4种排列。具体而言，以从层的底面侧朝向厚度方向的顺序，存在Ge-Te-Ge-Te排列(参照图1)、作为其逆排列的Te-Ge-Te-Ge排列(参照图1中的双箭头)、Ge-Te-Te-Ge排列(参照图2)、及Te-Ge-Ge-Te排列(参照图3)的4种排列。特别是Ge-Te-Ge-Te排列(参照图1)能够进一步生长，能够像Ge-Te-Ge-Te-Ge-Te…那样增加重复数，该结晶构造是立方晶(参照非专利文献4)。

此外，图1是表示低电阻状态的积层构造体的例的示意图(1)，图2是表示低电阻状态的积层构造体的例的示意图(2)，图3是表示高电阻状态的积层构造体的例的示意图。各图中，“◆”表示Te原子、“▼”表示Ge原子、“▲”表示Sb原子，后续的图中也同样如此。

另外，已知在所述积层构造体的所述SbTe合金层中，以Sb₂Te₃的组成比构成的Sb₂Te₃合金层具有特别稳定的构造，具有使5原子层重叠构成的一层的层构造(参照图1～图3)。

所述Sb₂Te₃合金层如图1～图3所示，以从层的底面侧朝向厚度方向的顺序，具有Te-Sb-Te-Sb-Te排列。另外，所述Sb₂Te₃合金层中，层内的Te原子与Sb原子通过共价键而牢固地键结，具有六方晶的结晶构造(参照非专利文献4)。

此外，以下，将作为所述Sb₂Te₃合金层的构成单元的所述5原子层称为QL(quintuplelayer，五层)。