[发明专利]电压电平和下垂事件的板载监测

说明书

一种处理器[100]包括定位在所述处理器的多个点处的多个电压下垂检测器[130]。所述检测器监测电压电平，并且在已实时检测到下垂事件的情况下警示所述处理器。可同时检测到多个下垂，其中每个检测到的下垂事件生成警示，所述警示被发送到诸如时钟控制模块的处理器模块以基于所检测到的下垂而行动。每个检测器采用环形振荡器[206]，所述环形振荡器生成周期信号和基于该信号的对应计数，其中所述信号的频率基于所监测的对应点处的电压而变化。

发明背景

背景技术

与过去的设计相比，现代处理器设计延续了汲取更多功率和增加电路密度的趋势。这些趋势对处理器的功率预算提出更高的要求，并且对噪声和其他变化(诸如由于改变处理器负载造成的电压电平的改变)的容忍度降低。在高于阈值幅度时，这些变化称为电压“下垂”。下垂可不利地影响处理器的操作。例如，下垂可导致不希望的影响，诸如数据损坏、逻辑门无法操作、指令处理变慢以及无法完全正确地执行指令。然而，在常规处理器设计中，对电压和下垂的检测和监测相对低效。

附图说明

通过参考附图，本领域技术人员可更好地理解本公开并且明白其众多特征和优点。在不同附图中使用相同的附图标记指示类似或相同的项。

图1是根据一些实施方案的包括处理器的处理系统，所述处理器具有多个下垂检测器以用于检测和监测处理器的不同点处的电压和电压下垂。

图2是根据一些实施方案的图1的下垂检测器的框图，所述下垂检测器采用环形振荡器和比较模块来监测处理器的电源总线处的电压。

图3是示出根据一些实施方案的检测和监测图1的处理器上的一点处的电压和下垂事件的图。

图4是示出根据一些实施方案的图1的处理器处的时钟和时钟拉伸信号的图。

图5是根据一些实施方案的对图1的下垂检测器中所采用的环形振荡器的输出进行计数的框图。

图6是示出根据一些实施方案的用于监测处理器的下垂事件的方法的流程图。

图7是示出根据一些实施方案的用于同时监测处理器的多个点处的下垂事件的方法的流程图。

具体实施方式

本文公开了用于通过使用一个或多个电压/下垂检测器(检测器)来检测和监测处理器的多个点处的电压和电压下垂的方法和系统。所述检测器定位在跨处理器的各个点处，以监测电压电平并且在已实时检测到下垂事件的情况下警示处理器。在一些实施方案中，同时检测到多个下垂，其中每个检测到的下垂事件生成警示，所述警示被发送到诸如时钟控制模块的处理器模块以基于所检测到的下垂而行动。每个检测器采用环形振荡器，所述环形振荡器生成周期信号和基于该信号的对应计数，其中所述信号的频率基于所监测的对应点处的电压而变化。因此，当输入电压(例如，发送到处理器的电源电压)由于下垂事件而下降时，环形振荡器的周期信号的频率降低，并且所述周期信号在指示下垂的计数中产生对应的改变。检测器还监测电压电平，并且在下垂事件之前、期间和之后提供准确的电压读数，从而允许处理器更好地对下垂事件作出响应。

检测器还采用比较模块，所述比较模块接收预定参考值(阈值)和来自环形振荡器的计数。阈值是指定的可接受值，在低于所述阈值时，电源电压被表征为经历下垂事件。当来自环形振荡器的计数下降到低于阈值时，比较模块将警示发送到处理器。然后，处理器采取若干补救行动中的任一者，包括但不限于减少正在执行的指令的数量或对系统时钟中的一者或多者执行时钟拉伸。此外，在一些实施方案中，检测器形成在处理器内，并且在与形成处理器相同的时间并且使用与形成处理器相同的工艺来制造。在又一些实施方案中，来自检测器的计数和警示存储在存储器中以供稍后进行分析。通过采用环形振荡器，下垂检测器支持相对小的电路占用面积。这允许在处理器的不同点处使用多个检测器，从而实现对下垂事件的更细化的响应，以及支持对下垂事件的相对快速的检测和改进。