[发明专利]高性能微处理器中的准确早期分支预测

说明书

本发明描述了能够提高流水线微处理器性能的分支预测技术。提出了一种具有分层分支预测结构的微处理器。分支预测器的分层结构包括：多周期预测器，提供非常准确的分支预测，但具有多个周期延迟；小而简单的分支预测器，可以向指令子集提供延迟为零周期的分支预测；快速中间级分支预测器，提供相对准确的分支预测，同时仍具有仅一个周期的低但非零延迟的指令预测。为了改善操作，高准确度高延迟分支方向预测器和快速低延迟分支方向预测器可以共享一个目标预测器。

相关申请案的交叉参考

本申请要求于2018年4月11日递交的发明名称为“高性能微处理器中的准确早期分支预测(Accurate Early Branch Prediction In High-PerformanceMicroprocessors)”的第15/950,434号美国非临时专利申请案的优先权，其内容以引用的方式并入本文中，如全文再现一般。

技术领域

下文大体上涉及微处理器领域，更具体地，涉及流水线微处理器中的分支预测。

背景技术

准确的分支预测是现代高性能流水线微处理器减少分支错误预测造成的严重性能损失的关键。现在最先进的微处理器通常具有复杂的分支预测器，分支错误预测率非常低。然而，由于这些分支预测器复杂，它们需要两个或多个周期才能做出预测，因此流水线必须等待两个或多个周期才能做出下一个预测。虽然它们可以非常准确，但是这种较长的预测延迟会减小指令提取吞吐量并降低总体性能。

发明内容

根据本发明的一个方面，提供了一种微处理器，包括：提取级，用于从存储器中检索指令；缓冲器，用于存储由所述提取级检索的指令；一个或多个流水线级，用于执行存储在所述缓冲器中的指令；预测器。所述预测器包括目标预测器、第一方向预测器和第二方向预测器。目标预测器与所述提取级相连并用于为存储在所述缓冲器中的指令预测分支/目标对。第一方向预测器与所述目标预测器相连并用于以第一准确度为每个所述分支/目标对预测第一分支路径，并向所述提取级提供延迟为第一周期数的预测后的第一分支路径。第二方向预测器与所述目标预测器相连并用于以低于所述第一准确度的第二准确度为每个所述分支/目标对预测第二分支路径，并向所述提取级提供延迟为第二周期数的预测后的第二分支路径。所述第二周期数小于所述第一周期数。

可选地，根据上述方面，在所述方面的另一实现方式中，所述预测器还包括分支预测器，用于对指令子集预测存储在所述缓冲器中的指令的分支路径，延迟为零周期。

可选地，根据上述方面，在所述方面的另一实现方式中，所述目标预测器用于在一个周期内预测分支/目标对。

可选地，根据上述方面，在所述方面的另一实现方式中，所述目标预测器包括分支目标缓冲器。

可选地，根据一些上述方面，在所述方面的另一实现方式中，所述第二周期数为二。

可选地，根据上述方面，在所述方面的另一实现方式中，所述第二方向预测器在单个流水线周期内预测的第二分支路径的数量为M，其中，M小于所述提取级在所述单个流水线周期内检索的最大指令数，所述第二方向预测器预测在所述单个流水线周期中提取的对应于具有最早地址的M个分支的所述指令子集。

可选地，根据上述方面，在所述方面的另一实现方式中，所述第二方向预测器在单个流水线周期内预测的所述第二分支路径的数量为M，其中，M是所述提取级在所述单个流水线周期内检索的最大指令数。

可选地，根据上述方面，在所述方面的另一实现方式中，连接所述第一方向预测器以从所述一个或多个流水线级接收所述预测后的第一分支路径是否被正确预测的指示，且所述第一预测器与所述第二预测器相连，所述第二预测器由所述第一预测器根据所述第二路径是否被正确预测的指示进行训练。

可选地，根据上述方面，在所述方面的另一实现方式中，所述第二预测器的存储器数量小于所述第一预测器的存储器数量。