[发明专利]共享一层的薄膜电阻器与电容器的顶板

权利要求书

1.一种制造集成电路IC的方法，所述方法包括：

在衬底上的半导体表面层上沉积介电层，所述衬底具有形成在所述半导体表面层中的多个IC管芯，其中每个所述IC管芯包括功能电路，所述功能电路包括多个互连的晶体管；

在所述介电层上方形成金属层，包括用于电容器的底板；

在所述金属层上沉积至少一个电容器介电层；

在所述电容器介电层上沉积包括至少一种金属的薄膜电阻器TFR层；

在所述TFR层上形成第一图案；

使用所述第一图案蚀刻所述TFR层，包括在所述电容器介电层上限定包括所述TFR层的顶板，并且在所述电容器的侧向上限定所述TFR层，以形成包括所述TFR层的电阻器；以及

在所述电容器介电层上形成第二图案，蚀刻所述电容器介电层，然后蚀刻所述金属层以限定所述底板并完成所述电容器。

2.根据权利要求1所述的方法，其中用于所述TFR层的所述金属包括铬Cr。

3.根据权利要求2所述的方法，其中所述TFR层包括硅铬SiCr。

4.根据权利要求3所述的方法，其中所述SiCr层还包括碳。

5.根据权利要求1所述的方法，其中所述TFR层的厚度为10nm至100nm。

6.根据权利要求5所述的方法，其中所述TFR层的厚度为25nm至35nm。

7.根据权利要求1所述的方法，还包括：在所述蚀刻所述TFR层之前，在所述TFR层上沉积硬掩模层。

8.根据权利要求7所述的方法，其中所述沉积所述硬掩模层包括利用四乙氧基硅烷TEOS作为前体材料。

9.根据权利要求1所述的方法，其中所述电容器介电层具有至的厚度并且包括至少两个介电层。

10.根据权利要求9所述的方法，其中所述至少两个介电层包括氮化硅或氮氧化硅层。

11.根据权利要求1所述的方法，其中所述蚀刻所述电容器介电层和蚀刻所述金属层均利用所述电容器介电层上的所述图案。

12.一种集成电路IC，包括：

衬底，其包括半导体表面层，所述半导体表面层包括功能电路，所述功能电路包括多个互连晶体管，所述多个互连晶体管包括在其上的介电层并具有金属堆叠，所述金属堆叠包括所述介电层上方的多个金属层级；

薄膜电阻器TFR层，其包括在所述金属堆叠内的至少一种金属；以及

在所述金属堆叠内的至少一个电容器，其包括在由所述多个金属层级之一形成的金属底板上方的电容器介电层；以及

用于所述电容器的顶板，其包括在所述电容器介电层上的所述TFR层和在所述电容器的侧向上包括所述TFR层的至少一个电阻器。

13.根据权利要求12所述的IC，其中用于所述TFR层的所述金属包括铬Cr。

14.根据权利要求13所述的IC，其中所述TFR层包括硅铬SiCr。

15.根据权利要求14所述的IC，其中所述SiCr层还包括碳。

16.根据权利要求12所述的IC，其中所述TFR层的厚度为10nm至100nm。

17.根据权利要求16所述的IC，其中所述TFR层的所述厚度为25nm至35nm。

18.根据权利要求12所述的IC，其中所述介电层包括金属前介电层即PMD层。