[发明专利]用于可配置空间加速器中的条件队列的装置、方法和系统

权利要求书

1.一种装置，包括：

第一处理元件的第一输出缓冲器，经由数据路径耦合至第二处理元件的第一输入缓冲器和第三处理元件的第二输入缓冲器，所述数据路径用于：当在所述第一处理元件的所述第一输出缓冲器中接收到数据流令牌时，将所述数据流令牌发送到所述第二处理元件的所述第一输入缓冲器和所述第三处理元件的所述第二输入缓冲器；

从所述第二处理元件的所述第一输入缓冲器到所述第一处理元件的第一回压路径，用于向所述第一处理元件指示在所述第二处理元件的所述第一输入缓冲器中存储何时不可用；

从所述第三处理元件的所述第二输入缓冲器到所述第一处理元件的第二回压路径，用于向所述第一处理元件指示在所述第三处理元件的所述第二输入缓冲器中存储何时不可用；以及

所述第二处理元件的调度器，用于当满足以下两个条件时使来自所述数据路径的所述数据流令牌存储到所述第二处理元件的所述第一输入缓冲器中：所述第一回压路径指示在所述第二处理元件的所述第一输入缓冲器中存储是可用的，并且在所述第二处理元件的条件队列中接收到的、来自另一处理元件的条件令牌是真条件令牌。

2.如权利要求1所述的装置，进一步包括所述第三处理元件的调度器，用于当在所述第三处理元件的条件队列中接收到的、来自另一处理元件的条件令牌是假条件令牌时，不释放所述数据流令牌供由所述第三处理元件处理。

3.如权利要求2所述的装置，进一步包括所述第一处理元件的调度器，用于当满足以下两个条件后将所述数据流令牌从所述第一处理元件的所述第一输出缓冲器清除：所述第二处理元件的条件队列接收到所述真条件令牌，并且所述第三处理元件的条件队列接收到所述假条件令牌。

4.如权利要求2所述的装置，其中，所述第三处理元件的调度器用于：当在所述第三处理元件的条件队列中接收到的、来自另一处理元件的条件令牌是所述假条件令牌时，即便当在所述第三处理元件的所述第二输入缓冲器中存储实际上不可用时，也使所述第二回压路径指示存储可用于所述第三处理元件的所述第二输入缓冲器。

5.如权利要求2所述的装置，其中，所述第三处理元件的调度器用于：当在所述第三处理元件的条件队列中接收到的、来自另一处理元件的条件令牌是所述假条件令牌时，通过阻止所述数据流令牌进入所述第三处理元件的所述第二输入缓冲器而不释放所述数据流令牌供由所述第三处理元件处理。

6.如权利要求2所述的装置，进一步包括所述第一处理元件的调度器，用于：当所述数据流令牌被存储在所述第二处理元件的所述第一输入缓冲器和所述第三处理元件的所述第二输入缓冲器两者中，并且所述第二处理元件的条件队列还未接收到所述真条件令牌或所述第三处理元件的条件队列还未接收到所述假条件令牌时，将所述数据流令牌从所述第一处理元件的所述第一输出缓冲器清除。

7.如权利要求2所述的装置，其中，所述第三处理元件的调度器用于：当在所述第三处理元件的条件队列中接收到的、来自另一处理元件的条件令牌是所述假条件令牌时，通过将所述数据流令牌存储到所述第三处理元件的所述第二输入缓冲器中且在所述数据流令牌由所述第三处理元件处理之前将所述数据流令牌从所述第二输入缓冲器删除而不释放所述数据流令牌供由所述第三处理元件处理。

8.如权利要求1-7中的任一项所述的装置，进一步包括所述第三处理元件的调度器，用于当满足以下两个条件时使来自所述数据路径的所述数据流令牌存储到所述第三处理元件的所述第二输入缓冲器中：所述第二回压路径指示在所述第三处理元件的所述第二输入缓冲器中存储是可用的，并且在所述第三处理元件的条件队列中接收到的、来自另一处理元件的条件令牌是真条件令牌。